電源輸出特性

為了適應全球輸入電壓范圍，交流輸入電壓為85～276V，經過EMI濾波、整流后采用有源PFC作電壓預調整，共有8路輸出電壓:地址驅動電源Va，屏驅動電源Vs，邏輯控制電源Vcc，輔助電源(3路)，風扇電源，待機電源Vsb，其主要輸出特性如下:

屏驅動電源(Vs)輸出：165～185Vdc(可控)，自動設置，Vs=165+10×Vrs，Vrs為參考電壓，在0～2V之間，由PDP提供，平均電流Is為1.5A，瞬時最大電流Isp為12.0A;
地址驅動電源(Va)輸出：55～65Vdc(可控)，自動設置，Va=55+5×Vra，Vra為參考電壓，在0～2V之間，由PDP提供，平均電流Ia為1.8A，瞬時最大電流Iap為3.0A;
邏輯電路電源(Vcc)輸出：5Vdc(可控)，瞬時最大電流Icp為5.0A;輔助電源輸出:+5V，3.5A;+12V，1A;-5V，0.5A;12V風扇電源(Vfan):電流為0.5～1.0A;5V待機電源(Vsb):電流為0.5～1.0A。

地址驅動電源Va和屏驅動電源Vs分別受PDP控制，而且有時序要求，所以采用兩個獨立DC/DC變 換器;對于待機電源Vsb，在PDP不工作即其他所有輸出均關斷時仍然工作，所以Vsb采用一個獨立的DC/DC變換器;Vcc與Vs和Va是共地的，為 避免地線上的干擾，輔助電源組采用單獨一組DC/DC變換器，輸出內部共地，同時為了避免差頻干擾，對大功率的Va和Vs變換器采用頻率同步的工作方式 (同步于PFC電路)。各變換器的邏輯關系及工作時序如下:

a.交流上電后，待機電源Vsb開始工作;
b.遙控開機后，先吸合繼電器，PFC輸出直流電壓，輔助電源、PDP邏輯控制電源Vcc工作;
c.屏控電路初始化后，發(fā)出可啟動高壓驅動開啟電平Vrr到PDP電源，Va和Vs啟動工作;
d.遙控關機時，屏控電路先關閉Vs和Va，后關Vcc和輔助電源;
e.遙控關機后，待機電源仍然工作，以便下一次的啟動。

其開關機時序如圖1(a)、(b)所示。

(a)開機時序

(b)關機時序
圖1:開關機時序圖

圖1中的t1為PDP電源內部高低壓之間的啟動延時，大約為110ms，Vrr是高壓封鎖信號，在Vrr為高電平之后即有高壓輸出，圖中的t3 表示Vs(165V)的軟啟動時間，大約為300～800ms，而Va(65V)無軟啟動。t4和t5僅代表關機時的先后順序，其本身數(shù)值的大小和負載的 情況密切相關，在滿載情況下t4大約為450ms，t5大約為260ms。Vs和Va變換器是一起開機、一起關機，當前兩路中有1路保護(過流、過壓、過 熱)時，則將該兩路變換器全部關斷，但不關Vcc變換器。當Vcc變換器發(fā)生故障時，將Vs和Va變換器與Vcc變換器同時關斷，整個電源的結構框圖如圖 2所示。
[member]
[page]

圖2:結構框圖

電路設計

為了滿足PDP電源的上述特性要求，每種電源都需要不同的電路結構，下面詳細論述各個電路的設計。

EMI電路、有源功率因數(shù)校正電路和待機電源

為了滿足全球化需要，PDP電源必須滿足各個組織的EMI測試要求，根據(jù)阻抗匹配采用了如圖3所示拓撲結構的EMI濾波器，經過參數(shù)優(yōu)化和 PCB優(yōu)化，其傳導輻射通過了CLASS B標準，有源功率因數(shù)校正電路采用了UC3854作為主控芯片，功率因數(shù)達到99%，待機電源采用PI公司的專用待機電源芯片構成單端反激變換器。

圖3:交流輸入濾波電路拓撲

輔助電源

輔助電源采用UC3844組成單端反激變換器，電壓分別為一組5V/3.5A、-5V/0.5A，一路12V/0.5A，一路12V/1.0A，5V主控。

地址驅動電源Va和屏驅動電源Vs

此兩路電源功率都比較大而且受控，因此采用兩路相同結構的獨立雙管雙正激變換器。我們以地址驅動電源Va為例進行設計，該路功率為120W，輸 出55～65Vdc(可控)，自動設置，Va=55+5×Vra，Vra為參考電壓，在0～2V之間，由PDP提供。當Vra為2V時，對應 Va的輸出為65V。其控制電路采用SG3525芯片，把Vra電壓經過分壓和濾波處理后加到SG3525的1腳上對輸出電壓控制。主拓撲采用雙管雙正激 變換器，特點是器件應力小，不存在剩磁問題，電路簡單，避免直通問題，圖4為雙管雙正激變換器的原理電路。

圖4:雙管雙正激變換器的原理電路