集成壓控振蕩器(VCO)的鎖相環(huán)(PLL)ADF4371以及類似的 ADF4372, 都充分體現(xiàn)了ADI為滿足這些嚴(yán)苛的應(yīng)用需求所付出的努力。

 

圖1. ADF4371框圖。

 

頻率覆蓋范圍

 

為了盡可能擴(kuò)大頻率覆蓋范圍，ADF4371/ADF4372 的VCO可覆蓋4 GHz至8 GHz的倍頻范圍，此外，通過在輸出端使用分頻器，進(jìn)行1/2/4/8/16/32/64分頻，能夠在主輸出端RF8實(shí)現(xiàn)62.5 Mhz至8000 MHz之間的全頻覆蓋。同時(shí)提供完全相同的第二個(gè)輸出，支持用戶驅(qū)動(dòng)轉(zhuǎn)換器時(shí)鐘。對(duì)于8 GHz輸出頻率，在100 kHz偏置下，VCO的開環(huán)相位噪聲為–109 dBc/Hz。

 

直到最近，生成高頻率還需要使用外部倍頻器，該器件通常采用GaAs工藝制造，通常需要進(jìn)行額外的濾波和放大，以解決濾波帶來(lái)的問題。

 

為了獲得更高頻率，ADF4371/ADF4372集成了一個(gè)倍頻器，通過差分引腳RF16提供8 GHz至16 GHz的輸出。ADF4371還配有四倍頻器，在差分輸出端RF32生成16 GHz至32GHz的輸出。為了最大限度降低生成的倍頻器噪聲，ADF4371/ADF4372內(nèi)置跟蹤濾波器，以優(yōu)化實(shí)現(xiàn)所需頻率的功率等級(jí)，同時(shí)抑制倍頻器噪聲。在二倍頻輸出端，VCO饋通噪聲為–45 dBc。在四倍頻輸出端，噪聲被抑制在約為–35 dBc的水平。

 

適合轉(zhuǎn)換器時(shí)鐘應(yīng)用的出色PLL性能

 

對(duì)PLL電路實(shí)施改進(jìn)意味著ADF4371/ADF4372產(chǎn)品的PLL品質(zhì)因數(shù)可以低至–234 dBc/Hz，在同時(shí)具有–127 dBc/Hz的低1/f噪聲（在1 GHz標(biāo)稱輸出頻率下，10 kHz偏置）時(shí)，用戶就可以實(shí)現(xiàn)低至40 fsrms抖動(dòng)量（1 kHz至100 MHz積分范圍）的時(shí)鐘，非常適合要求嚴(yán)苛的轉(zhuǎn)換器時(shí)鐘應(yīng)用。為了盡可能減少環(huán)路中可能出現(xiàn)的電阻噪聲， 建議使用簡(jiǎn)單的低通濾波器，并使用小阻值。要實(shí)現(xiàn)低噪聲目標(biāo)，必須使用高頻率（250 MHz，或在使能基準(zhǔn)頻率倍頻器時(shí)，使用125 MHz）超低噪聲的參考源。對(duì)于整數(shù)N分頻應(yīng)用，鑒頻鑒 相器(PFD)的最大工作頻率可達(dá)到 250 MHz。倍頻VCO差分輸出RF16可直接連接至一些ADI轉(zhuǎn)換器，無(wú)需使用會(huì)增加成本和提高性能的外部巴倫電路。6.144 GHz至12.288 GHz的性能不會(huì)惡化。

 

圖2. 6.144 GHz時(shí)的RMS抖動(dòng)。

 

通信和儀器儀表LO

 

對(duì)于無(wú)線和儀器儀表應(yīng)用，ADF4371/ADF4372內(nèi)置的39位分辨率∑-?調(diào)制器，可以實(shí)現(xiàn)0Hz頻率誤差的亞毫赫茲級(jí)(submillihertz)的分辨率。在這種情況下，ADF4371 PFD能夠以最大160 MHz PFD頻率運(yùn)行。在這些應(yīng)用中，ADF4371/ADF4372提供< 48 fs的rms抖動(dòng)。ADF4371還具有行業(yè)領(lǐng)先的PLL雜散性能，PFD雜散低至–100 dBc，未濾波的整數(shù)邊界雜散低至–55 dBc。這種性能水平極大簡(jiǎn)化了頻率規(guī)劃工作，可縮短產(chǎn)品上市時(shí)間。許多小數(shù)N分頻PLL和VCO器件采用前所未有的小數(shù)N分頻雜散機(jī)制，會(huì)導(dǎo)致額外的未知特性和頻率規(guī)劃工作，由此增加復(fù)雜性和成本。

 

圖3. 12.288 GHz時(shí)的RMS抖動(dòng)。

 

小尺寸

 

ADF4371/ADF4372 PLL/VCO器件采用7 mm × 7 mm、48引腳基板柵格陣列(LGA)封裝。只需極少的額外去耦，因此可以使用小型解決方案實(shí)現(xiàn)出色性能。

 

為實(shí)現(xiàn)最佳性能，建議使用優(yōu)質(zhì)低壓差(LDO)穩(wěn)壓器，例如 ADM7150 或 LT3045 VCO可以采用3.3 V或5 V電源，剩余部分的電路則由3.3 V電軌供電。ADF4371可以使用ADIsimPLL™進(jìn)行仿真，以幫助用戶設(shè)計(jì)實(shí)現(xiàn)整個(gè)PLL系統(tǒng)所需的適當(dāng)外部元件電路。

 

結(jié)論

 

ADF4371具有行業(yè)領(lǐng)先的頻率覆蓋范圍、性能和小尺寸，可以滿足新通信和儀器儀表系統(tǒng)的高要求。

 

ADF4371

 

●  RF 輸出頻率范圍：62.5 MHz 到 32,000 MHz

●  小數(shù) N 分頻頻率合成器和整數(shù) N 分頻頻率合成器

●  高分辨率 39 位小數(shù)模數(shù)

●  典型鑒頻鑒相器 (PFD) 雜散：-90 dBc（典型值）

●  集成均方根值 (RMS) 抖動(dòng) < 40 fs (1 kHz – 100 MHz)

●  歸一化相位噪底 (FOM) -234 dBc/Hz

●  工作頻率高達(dá) 250 MHz 的鑒頻鑒相器(PFD)

●  參考頻率達(dá) 600 MHz

●  低相位噪聲，壓控振蕩器 (VCO)

●  可編程的 1、2、4、8、16、32 或 64 分頻輸出

●  0.06 -8 GHz 輸出(RF8)

●  0.06 -8 GHz 輸出(RFAUX8)

●  8 -16 GHz 輸出(RF16)

●  16 -32 GHz 輸出(RF32)

●  鎖定時(shí)間 ~3ms，帶自動(dòng)校準(zhǔn)功能

●  鎖定時(shí)間<20us，帶校準(zhǔn)旁路功能

●  模擬和數(shù)字電源：3.3 V

●  VCO 電源電壓：3.3 V 和 +5 V。

●  可編程輸出功率水平

●  RF 輸出靜音功能

●  7mm × 7mm 48 引腳 LGA 封裝

 

 

推薦閱讀：