“多年以后我們寫(xiě)半導(dǎo)體發(fā)展史的話，28納米節(jié)點(diǎn)一定是濃墨重彩的一筆，它背后有很多的故事。”在2016 FD-SOI論壇上，復(fù)旦微電子總工程師沈磊如是說(shuō)。的確，28納米以后邏輯工藝開(kāi)始分岔：立體工藝FinFET由于獲得英特爾與臺(tái)積電的主推成為主流，14/16納米都已量產(chǎn)，10納米工藝也有可能在2017年量產(chǎn)；體硅工藝停止在28納米，想增加集成度而又對(duì)FinFET開(kāi)發(fā)成本望而卻步的半導(dǎo)體公司另辟蹊徑，開(kāi)始考慮通過(guò)3D或者2.5D封裝來(lái)延續(xù)摩爾定律；通過(guò)幾年的發(fā)展，平面工藝FD-SOI生態(tài)鏈漸趨成熟，CEA-Leti的研究結(jié)果表明FD-SOI工藝至少可以延續(xù)到7納米，這預(yù)示著FD-SOI不是一個(gè)孤節(jié)點(diǎn)工藝路線，設(shè)計(jì)公司與IP公司從觀望轉(zhuǎn)到介入，GlobalFoundries（格羅方德）表示目前有50余家設(shè)計(jì)公司在利用該公司的22納米FD-SOI工藝進(jìn)行設(shè)計(jì)。

 

 

功耗性能比一向是FD-SOI工藝所強(qiáng)調(diào)的優(yōu)勢(shì)。根據(jù)三星提供的數(shù)據(jù)，相比體硅工藝（28納米HKMG工藝），28納米FD-SOI功耗相當(dāng)于體硅工藝的70%，性能要高出16%。格羅方德將在2017年量產(chǎn)的22FDX（22納米FD-SOI工藝）支持超低電壓運(yùn)行，只需0.4V電壓就能夠支持邏輯運(yùn)算，與28納米HKMG工藝相比，功耗降低了70%，漏電流只有約1pA/um。在此次論壇上引起熱議的索尼GPS芯片CXD5600即采用28納米FD-SOI工藝，由于在功耗方面的出色表現(xiàn)，已經(jīng)被華米用于其新推出的AMAZFIT運(yùn)動(dòng)手表里面。

 

采用22FDX的GPS芯片將比現(xiàn)在的工藝更省電

　　

格羅方德在此次論壇上發(fā)布12納米FD-SOI工藝路線圖，根據(jù)格羅方德的資料，這個(gè)被其稱(chēng)為“12FDX”的工藝可用16/14納米FinFET成本實(shí)現(xiàn)10納米FinFET性能。 而相比16/14納米FinFET工藝，22FDX平臺(tái)在設(shè)計(jì)規(guī)則和制造上具備更大的成本優(yōu)勢(shì)，例如，MOL設(shè)計(jì)規(guī)則22FDX比16/14納米工藝減少 50%（總規(guī)則減少10~20%）；無(wú)Fin-specific規(guī)則；減少曝光切割（約50%）；更大器件套件（約2倍以上）；最重要的是減少了40%的掩膜。

 

FD-SOI工藝可發(fā)展至7納米

 

沈磊表示，與FinFET工藝相比，F(xiàn)D-SOI工藝所需掩膜版更少，費(fèi)用更節(jié)省，出片也更快。設(shè)計(jì)方案從體硅工藝遷移也更簡(jiǎn)便快捷。

　　

IBS 首席執(zhí)行官Handel Jones則比較了16/14納米FinFET與14納米FD SOI的晶圓成本與單位晶體管成本，根據(jù)他的計(jì)算，14納米FD-SOI工藝單位晶體管成本比相應(yīng)的FinFET工藝低了近17%。

 

FD-SOI工藝成本更低

　　

FinFET高昂的開(kāi)發(fā)成本（據(jù)Gartner最新數(shù)據(jù)，開(kāi)發(fā)一款14納米FinFET芯片，費(fèi)用為8000萬(wàn)美元左右）使得越來(lái)越少的設(shè)計(jì)公司能夠跟上工藝進(jìn)步的步伐。物聯(lián)網(wǎng)終端產(chǎn)品需求量大，并不要求極致的性能，但對(duì)功耗與成本要求極高，F(xiàn)D-SOI工藝成為絕佳的選擇，用沈磊的話說(shuō)就是“適合的工藝是最好的工藝。”

 

28納米以后的FinFET工藝晶體管成本不再下降

　　

除了低功耗與低成本，F(xiàn)D-SOI工藝在可靠性上也表現(xiàn)出色。沈磊指出，從意法半導(dǎo)體給出的數(shù)據(jù)來(lái)看，由于FD-SOI工藝的敏感體積更小，對(duì)閂鎖效應(yīng)（latch-up）免疫，具備更低的SRAM軟錯(cuò)誤率，以及更好的電磁兼容性，使其更適用于高可靠應(yīng)用領(lǐng)域，例如汽車(chē)、銀行與生命維持系統(tǒng)等。

 

FD-SOI工藝可靠性更高

　　

芯原微電子創(chuàng)始人、董事長(zhǎng)兼總裁戴偉民也表示，F(xiàn)D-SOI工藝的超低軟錯(cuò)誤率可減少存儲(chǔ)消耗，非常適用于汽車(chē)電子領(lǐng)域。芯原SiPaas（芯片設(shè)計(jì)服務(wù)平臺(tái)）中的汽車(chē)電子設(shè)計(jì)指南結(jié)合FD-SOI工藝，推出的汽車(chē)儀表盤(pán)片上系統(tǒng)方案可幫助設(shè)計(jì)公司通過(guò)車(chē)規(guī)ISO26262 ASIL資質(zhì)。

　　

越過(guò)28納米節(jié)點(diǎn)以后，一直是FinFET的光芒更加耀眼，但FD-SOI也持續(xù)努力地尋找生存空間。低功耗、低成本、高可靠，這些特質(zhì)與物聯(lián)網(wǎng)終端的需求天然匹配，但往屆只有意法半導(dǎo)體與恩智浦有產(chǎn)品量產(chǎn)，所以很多公司都在觀望。本屆論壇上索尼GPS芯片的量產(chǎn)引起了很多設(shè)計(jì)公司的關(guān)注，筆者了解到，國(guó)內(nèi)已有一些公司在嘗試采用FD-SOI工藝開(kāi)發(fā)芯片，尤其是應(yīng)用于超低功耗或高可靠環(huán)境下的案例頗多。

　　

FinFET還會(huì)領(lǐng)先，但FD-SOI曙光已現(xiàn)，當(dāng)有更多的設(shè)計(jì)公司、IP公司與系統(tǒng)公司真正參與到FD-SOI生態(tài)圈時(shí)，轉(zhuǎn)折點(diǎn)或已到來(lái)。