同步整流旨在通過用低導(dǎo)通電阻的MOSFET代替常規(guī)的肖特基二極管進(jìn)行整流來減小損耗，提升能效。以5 V應(yīng)用為例，使用肖特基二極管整流將產(chǎn)生0.3 V的導(dǎo)通壓降，而同步MOSFET的導(dǎo)通壓降低于0.1 V，從而實(shí)現(xiàn)更高能效。

 

　　　

當(dāng)前市場(chǎng)上的同步整流控制器存在很多局限性：

　　　

功能單一，應(yīng)用場(chǎng)合有限：只適用于某一拓?fù)涠缓w大多數(shù)拓?fù)洌缰贿m用于反激(Flyback) 或LLC而不適用于正激(Forward)；只適用于某一工作模式而不涵蓋大多數(shù)模式，如只適用于非連續(xù)導(dǎo)通模式(DCM)、準(zhǔn)諧振(QR)，而不適用于連續(xù)導(dǎo)通模式(CCM);

 

由于延遲導(dǎo)通和提前關(guān)斷整流管的時(shí)間過長(zhǎng)，且導(dǎo)通和關(guān)斷門限無法編輯，因而無法最大限度提升能效。

　　　

安森美半導(dǎo)體的NCP4305突破上述局限，適用于Flyback、LLC、Forward等大多數(shù)主流拓?fù)?，以及QR、DCM、CCM等多種工作模式，提供強(qiáng)大的8  A/4 A汲極/源極驅(qū)動(dòng)能力，更短的導(dǎo)通延遲和提前關(guān)斷，而且導(dǎo)通和關(guān)斷門限可調(diào)，有效提升系統(tǒng)能效。

 

　　　

NCP4305是NCP4303/4的升級(jí)版，支持高達(dá)1 MHz的工作頻率，提供大電流門驅(qū)動(dòng)器及高速邏輯電路，用于為同步整流MOSFET提供時(shí)序恰當(dāng)?shù)尿?qū)動(dòng)信號(hào)。由于其新穎的架構(gòu)，能在任何工作模式下使同步整流系統(tǒng)保持高能效。工作電壓高達(dá)36 V，外部可調(diào)節(jié)的最小導(dǎo)通和關(guān)斷時(shí)間幫助解決由印制電路板 (PCB) 布線及其它寄生元件導(dǎo)致的諧振問題，從而提供可靠及無噪聲的工作。典型值12 ns的極短關(guān)斷延遲時(shí)間使同步整流MOSFET導(dǎo)電時(shí)間延至最長(zhǎng)，從而提升SMPS能效。零電流檢測(cè)(ZCD) 引腳耐壓能力高達(dá)200 V，允許在Flyback應(yīng)用中將CS輸入直接連至MOSFET漏極。該器件使用開爾文連接法以實(shí)現(xiàn)滿載時(shí)的高能效，采用輕載檢測(cè)架構(gòu)以降低輕載時(shí)的功耗。NCP4305的其它特性還包括：門極驅(qū)動(dòng)自適應(yīng)、精密的真正次級(jí) ZCD、超低瞬態(tài)電流(50uA) 、低啟動(dòng)電流和低待機(jī)電流等等。該器件的顯著優(yōu)勢(shì)是能工作于深度CCM狀態(tài)中，且極大地改善輕載能效。 

　　　

NCP4305可采用SOIC-8、DFN8和WDFN8三種封裝。MIN_TOFF 和MIN_TON引腳通過連接電阻到地，調(diào)節(jié)最小關(guān)斷和最小導(dǎo)通時(shí)間。LLD引腳用于在輕載時(shí)調(diào)節(jié)驅(qū)動(dòng)器鉗位電平，或關(guān)斷驅(qū)動(dòng)器。DRV引腳是同步整流MOSFET的驅(qū)動(dòng)器輸出。CS(電流采樣檢測(cè))引腳用于檢測(cè)電流是否流過同步整流MOSFET。TRIG/DIS引腳提供超快關(guān)斷輸入，用作在CCM應(yīng)用中關(guān)斷同步整流MOSFET以提升能效，當(dāng)上拉超過100 us時(shí)激活禁用模式。

　　　

圖1. NCP4305引腳配置圖(上)和內(nèi)部電路架構(gòu)(下)

　　　

安森美半導(dǎo)體提供A、B、C、Q四個(gè)版本的NCP4305，其中A、C版本可用于氮化鎵(GaN)的驅(qū)動(dòng)，Q版本具有設(shè)置最大導(dǎo)通時(shí)間的功能。

 

　　　

圖2為NCP4305的典型應(yīng)用原理圖。在LLC應(yīng)用中，由于次級(jí)端有兩個(gè)MOSFET，且工作時(shí)序不同，所以需要兩個(gè)NCP4305分別控制。NCP4305主要用于次級(jí)端回路(即負(fù)端)，但也可置于次級(jí)輸出的正端。當(dāng)置于正端時(shí)，必須額外添加輔助線圈為SR控制器提供電源，并添加一些元件到LLD電路中。

　　

　 

圖2. NCP4305 Flyback或QR應(yīng)用原理圖(左)和LLC應(yīng)用原理圖(右)

 

　　　

CS_OFF比較器是非常精密的真正的零比較器，通過同步整流將系統(tǒng)能效提升至最高。NCP4305的CS腳和SR MOSFET(M1) 之間的電阻用來調(diào)節(jié)關(guān)斷電流。當(dāng)CS腳電壓低于VTH_CS _ON閾值時(shí)，M1 導(dǎo)通；當(dāng)CS腳電壓高于VTH_CS _OFF閾值時(shí)，M1關(guān)斷。

　　　

圖3. 電流檢測(cè)功能原理圖

　　　

由于在GND端和CS端之間不僅包括M1的導(dǎo)通電阻，還包括M1 管腳、PCB布線產(chǎn)生的寄生電感，而寄生效應(yīng)會(huì)導(dǎo)致電流信號(hào)發(fā)生變化，從而導(dǎo)致驅(qū)動(dòng)器在電流降至0前提前關(guān)斷，能效降低。為減小寄生效應(yīng)，M1管的封裝方式及PCB布線至關(guān)重要：GND引腳必須接至M1的源極，CS引腳必須接至M1的漏極，M1管盡量采用SMT封裝。

　　　 

圖4.  寄生效應(yīng)影響電流檢測(cè)

 

　　　

NCP4305可設(shè)置最小導(dǎo)通和最小關(guān)斷時(shí)間，從而屏蔽由于同步整流管導(dǎo)通和關(guān)斷瞬間導(dǎo)致的噪聲。由于寄生效應(yīng)，同步MOS管導(dǎo)通瞬間會(huì)產(chǎn)生電壓噪聲。最小的導(dǎo)通時(shí)間設(shè)置將避免比較器錯(cuò)誤地關(guān)斷同步MOS管。同步MOS管關(guān)斷瞬間會(huì)產(chǎn)生電壓噪聲，且在DCM的退磁階段產(chǎn)生振蕩。最小關(guān)斷時(shí)間能夠屏蔽噪聲并防止同步MOS管錯(cuò)誤地開通。當(dāng)CS壓降低于CSTH_RESET閾值時(shí)，最小關(guān)斷時(shí)間有隨時(shí)重啟的特性。這種特性，適合于應(yīng)用在DCM工作模式。

 

　　　

NCP4305的TRIG引腳用來控制SR的驅(qū)動(dòng)輸出，也可用來與系統(tǒng)同步。只有當(dāng)TRIG腳電平低于閾值電壓且最小關(guān)斷時(shí)間達(dá)到以后，SR驅(qū)動(dòng)才會(huì)正常工作。在受寄生效應(yīng)干擾的系統(tǒng)中，該器件啟動(dòng)進(jìn)行自同步，這自同步特性提供靈活的控制功能。

 

　　　

在CCM應(yīng)用中，當(dāng)初級(jí)端MOS管導(dǎo)通時(shí)，通過隔離驅(qū)動(dòng)器強(qiáng)制使次級(jí)端MOS管關(guān)斷；當(dāng)初級(jí)端MOS管關(guān)斷， TRIG腳功能使次級(jí)端MOS管導(dǎo)通。這種交替導(dǎo)通特性大大提高系統(tǒng)能效。如圖5所示，無觸發(fā)功能的初級(jí)端和次級(jí)端驅(qū)動(dòng)信號(hào)交疊的時(shí)間為40 ns，遠(yuǎn)大于帶觸發(fā)功能的12 ns，也就是說，觸發(fā)功能將縮短延遲時(shí)間，從而降低損耗。

　　　

圖5. 觸發(fā)功能在CCM中提升能效

 

Q版本最大導(dǎo)通時(shí)間功能使QR控制器工作在CCM模式

　　　

QR控制器可代替觸發(fā)功能。通過添加一些元件增添最大導(dǎo)通時(shí)間設(shè)置功能，可使QR控制器強(qiáng)制工作在CCM模式。當(dāng)最大導(dǎo)通時(shí)間超過設(shè)定值，提前關(guān)斷SR晶體管(仍有一些電流流過次級(jí)端電路)。關(guān)斷SR晶體管的信息被小信號(hào)變壓器轉(zhuǎn)移到產(chǎn)生偽ZCD狀況的初級(jí)端，所以QR控制器可在次級(jí)端電流消失前轉(zhuǎn)向初級(jí)晶體管，最終進(jìn)入CCM模式，這使變壓器可轉(zhuǎn)換比在DCM模式更多的能量，為QR帶來最大峰值功率優(yōu)勢(shì)，可大大提升重載時(shí)的能效。

 

　　　

同步整流系統(tǒng)用于SMPS應(yīng)用時(shí)，可大大提升系統(tǒng)在重載或滿載時(shí)的能效。然而，在輕載或無載條件下，SR MOSFET和SR控制器會(huì)產(chǎn)生功耗。NCP4305的自適應(yīng)驅(qū)動(dòng)器鉗位電壓特性可使輸出電壓隨負(fù)載而變化，從而優(yōu)化輕載和無載條件下的能效。輸出電壓可通過LLD引腳從0調(diào)至其最大電壓。在Flyback應(yīng)用中，LLD電路用于間接測(cè)量輸出功率，并據(jù)此調(diào)節(jié)驅(qū)動(dòng)器輸出電壓或進(jìn)入禁用模式；在LLC應(yīng)用中，LLD電路用于測(cè)量跳周期模式的占空比，并據(jù)此改變驅(qū)動(dòng)器輸出電壓或進(jìn)入禁用模式。