【導(dǎo)讀】本篇文章主要介紹與上拉電阻相關(guān)的一些問(wèn)題，包括阻值的選擇和設(shè)定的原則。并對(duì)這兩大項(xiàng)內(nèi)容進(jìn)行了非常詳細(xì)的講解，希望大家在閱讀過(guò)本篇文章之后能對(duì)上拉電阻的阻值選取有進(jìn)一步的了解。
上拉電阻在電路中起到維持電平穩(wěn)定和限流的作用。它通過(guò)電阻鉗位來(lái)將不穩(wěn)定的信號(hào)維持在一個(gè)較高的電平狀態(tài)，與此同時(shí)，電阻也起到了限流的作用。關(guān)于上拉電阻的計(jì)算問(wèn)題，一直存在爭(zhēng)議，計(jì)算方面的相關(guān)資料也不是非常全面，本篇文章就將圍繞上拉電阻的取值問(wèn)題進(jìn)行講解。
上拉電阻
當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V)，這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
OC門電路必須加上拉電阻，才能使用。為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。
芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力。提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
上拉電阻阻值的選擇原則
從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大：電阻大，電流小。
從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小：電阻小，電流大。
對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。綜合考慮。
以上三點(diǎn)，通常在1k到10k之間選取。對(duì)下拉電阻也有類似道理。
[page]
對(duì)上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開(kāi)關(guān)管特性和下級(jí)電路的輸入特性進(jìn)行設(shè)定，主要需要考慮以下幾個(gè)因素：
驅(qū)動(dòng)能力與功耗的平衡。以上拉電阻為例，一般地說(shuō)，上拉電阻越小，驅(qū)動(dòng)能力越強(qiáng)，但功耗越大，設(shè)計(jì)時(shí)應(yīng)注意兩者之間的均衡。
下級(jí)電路的驅(qū)動(dòng)需求。同樣以上拉電阻為例，當(dāng)輸出高電平時(shí)，開(kāi)關(guān)管斷開(kāi)，上拉電阻應(yīng)適當(dāng)選擇以能夠向下級(jí)電路提供足夠的電流高低電平的設(shè)定。不同電路的高低電平的門檻電平會(huì)有不同，電阻應(yīng)適當(dāng)設(shè)定以確保能輸出正確的電平。以上拉電阻為例，當(dāng)輸出低電平時(shí)，開(kāi)關(guān)管導(dǎo)通，上拉電阻和開(kāi)關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門檻之下。
頻率特性。以上拉電阻為例，上拉電阻和開(kāi)關(guān)管漏源級(jí)之間的電容和下級(jí)電路之間的輸入電容會(huì)形成RC延遲，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。
下拉電阻的設(shè)定的原則和上拉電阻是一樣的。
OC門輸出高電平時(shí)是一個(gè)高阻態(tài)，其上拉電流要由上拉電阻來(lái)提供，設(shè)輸入端每端口不大于100uA,設(shè)輸出口驅(qū)動(dòng)電流約500uA，標(biāo)準(zhǔn)工作電壓是5V，輸入口的高低電平門限為0.8V(低于此值為低電平);2V(高電平門限值)。
選上拉電阻時(shí)500uA x 8.4K= 4.2即選大于8.4K時(shí)輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來(lái)了。如果輸出口驅(qū)動(dòng)電流較大，則阻值可減小，保證下拉時(shí)能低于0.8V即可。
當(dāng)輸出高電平時(shí)，忽略管子的漏電流，兩輸入口需200uA。200uA x15K=3V即上拉電阻壓降為3V，輸出口可達(dá)到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門的可參考74HC系列。
設(shè)計(jì)時(shí)管子的漏電流不可忽略，IO口實(shí)際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時(shí)要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了(否則多余的電流喂給了級(jí)聯(lián)的輸入口，高于低電平門限值就不可靠了)。
在數(shù)字電路中不用的輸入腳都要接固定電平，通過(guò)1k電阻接高電平或接地。
為什么要使用上拉電阻
一般作單鍵觸發(fā)使用時(shí)，如果IC本身沒(méi)有內(nèi)接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。
數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場(chǎng)合不希望出現(xiàn)高阻狀態(tài)，可以通過(guò)上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計(jì)要求而定!
一般說(shuō)的是I/O端口，有的可以設(shè)置，有的不可以設(shè)置，有的是內(nèi)置，有的是需要外接，I/O端口的輸出類似與一個(gè)三極管的C，當(dāng)C接通過(guò)一個(gè)電阻和電源連接在一起的時(shí)候，該電阻成為上C拉電阻，也就是說(shuō)，如果該端口正常時(shí)為高電平，C通過(guò)一個(gè)電阻和地連接在一起的時(shí)候，該電阻稱為下拉電阻，使該端口平時(shí)為低電平，它的作用，打個(gè)比方來(lái)說(shuō)。當(dāng)一個(gè)接有上拉電阻的端口設(shè)為輸入狀態(tài)時(shí)，他的常態(tài)就為高電平，用于檢測(cè)低電平的輸入。
上拉電阻是用來(lái)解決總線驅(qū)動(dòng)能力不足時(shí)提供電流的。一般說(shuō)法是拉電流，下拉電阻是用來(lái)吸收電流的，也就是灌電流。
