新聞事件：

• 德州儀器宣布KeyStone 多內(nèi)核架構(gòu)進行重要升級

事件影響：

• 帶集成型 ARM® A15 內(nèi)核的 28nm 多內(nèi)核架構(gòu)具有更高的容量與性能
• 功耗僅為傳統(tǒng) RISC 內(nèi)核的 50%
• 可開發(fā)出成本更低、更綠色環(huán)保的基站

日前，德州儀器 (TI) 宣布對其曾獲獎的 KeyStone 多內(nèi)核架構(gòu)進行重要升級，從而為集信號處理、網(wǎng)絡(luò)、安全和控制功能于一體的高性能 28nm 器件進入嶄新發(fā)展時代鋪平了道路。TI 可擴展 KeyStone II 架構(gòu)支持 TMS320C66x 數(shù)字信號處理器 (DSP) 系列內(nèi)核以及多高速緩存同步的四通道 ARM Cortex™-A15 集群，包含多達 32 個 DSP 和 RISC 內(nèi)核，可需要高性能和低功耗應(yīng)用領(lǐng)域的理想選擇?；?KeyStone 架構(gòu)的器件專為通信基礎(chǔ)設(shè)施、任務(wù)關(guān)鍵型應(yīng)用、測試與自動化、醫(yī)療影像以及高性能云計算等高性能市場而精心優(yōu)化。

ARM 公司市場營銷執(zhí)行副總裁 Lance Howarth 指出：“網(wǎng)絡(luò)運營商和 OEM 廠商紛紛面臨著更加嚴峻的挑戰(zhàn)，他們需要使用更節(jié)能和更緊湊的平臺提供具有更高帶寬的網(wǎng)絡(luò)基礎(chǔ)設(shè)施。TI 業(yè)界領(lǐng)先的高可擴展性多內(nèi)核平臺采用 Cortex-A15 處理器，它的推出將大大緩解這一挑戰(zhàn)，使 OEM 廠商能夠交付新一代節(jié)能網(wǎng)絡(luò)基礎(chǔ)設(shè)施解決方案。”

與 TI 40nm KeyStone 多內(nèi)核 DSP 和片上系統(tǒng) (SoC) 相比，KeyStone II 器件可為開發(fā)人員提供兩倍以上的容量和性能，并可大幅改善功耗性能比。TI KeyStone II 架構(gòu)可為 TeraNet、多內(nèi)核導(dǎo)航器以及多內(nèi)核共享存儲控制器 (MSMC) 等 SoC 結(jié)構(gòu)組件提供容量擴展。這種擴展使開發(fā)人員能夠充分利用 ARM RISC 內(nèi)核、DSP 內(nèi)核以及增強型AccelerationPacs 等所有處理組件的功能。通過添加四通道 ARM Cortex -A15 集群，KeyStone II 中的 RISC 處理能力獲得了大幅提升，在實現(xiàn)超高性能的同時，功耗僅為傳統(tǒng) RISC 內(nèi)核的一半。這種巨大的性能突破將幫助開發(fā)人員構(gòu)建出高性能的“綠色”網(wǎng)絡(luò)基礎(chǔ)設(shè)施設(shè)備。

KeyStone II 最初針對即將推出的面向無線基礎(chǔ)設(shè)施應(yīng)用的 28nm 器件。這種架構(gòu)不僅可提供豐富的硬件 AccelerationPacs，實現(xiàn)多標準層一基帶功能，而且還能為層二、層三以及傳輸功能提供更高的網(wǎng)絡(luò)和安全加速性能。

AccelerationPacs 專門針對自動化操作而精心設(shè)計，能夠最大限度減少 DSP 或 ARM 內(nèi)核的干預(yù)，進而減少時延。此外，Keystone II 的多內(nèi)核導(dǎo)航器也得到了增強，可提供 16K 硬件隊列、100 萬個描述符和內(nèi)置硬件智能，用以實現(xiàn)調(diào)度及負載平衡。該架構(gòu)包含具有 2.8Tbps 交換容量的增強型共享存儲器控制器，可實現(xiàn)對共享內(nèi)、外部存儲器的低時延存取，另外其還采用 2.2Tbps TeraNet 交換結(jié)構(gòu)，能在所有片上處理元件和資源之間實現(xiàn)業(yè)界領(lǐng)先的無阻塞數(shù)據(jù)移動。上述特性相結(jié)合，可為異構(gòu)網(wǎng)絡(luò)解決方案帶來全面的多內(nèi)核增強性。

新型 KeyStone II SoC 為基站處理注入強勁動力

除了 KeyStone II 多內(nèi)核架構(gòu)外，TI 還宣布推出了業(yè)界首款 KeyStone II 器件 TMS320TCI6636。TCI6636 SoC 包括首款最高速的四通道 ARM Cortex-A15 RISC 處理器，從而可為無線基站開發(fā)人員帶來兩倍以上的容量和超高性能，而功耗僅為傳統(tǒng) RISC 內(nèi)核的一半。此外，其還采用 28nm 硅芯片工藝技術(shù)，用以集成一系列處理單元，其中包括 8 個 TI 定點和浮點 TMS320C66x DSP 系列內(nèi)核及增強型數(shù)據(jù)包、安全和無線 AccelerationPacs 等。上述處理單元與性能卓越的層一、層二、層三和傳輸處理功能以及運行維護和控制處理功能相結(jié)合，能夠顯著降低系統(tǒng)成本和功耗，從而可開發(fā)出成本更低、更綠色環(huán)保的基站。