在SPI應(yīng)用中，主控器件和受控器件間的距離相對(duì)較近，而信號(hào)也通常不會(huì)傳遞到印刷電路板 （PCB） 之外。SPI信號(hào)類似于單端、晶體管-晶體管邏輯 （TTL） 信號(hào)，根據(jù)應(yīng)用的不同，運(yùn)行速率可高達(dá)100Mbps。一條SPI總線由四個(gè)信號(hào)組成：系統(tǒng)時(shí)鐘 （SCLK） ，主器件輸出從器件輸入 （MOSI） ，主器件輸入從器件輸出 （MISO） 和芯片選擇 （CS） 。主控器件提供SCLK，MOSI和CS信號(hào)，而受控器件提供MISO信號(hào)。圖1顯示了一條標(biāo)準(zhǔn)SPI總線的總線架構(gòu)。

圖1：SPI 總線

 

如果用戶需要將SPI信號(hào)從你的微控制器或數(shù)字信號(hào)處理器 （DSP） 上發(fā)送到電路板以外的遠(yuǎn)程電路板（包含一個(gè)模數(shù)轉(zhuǎn)換器 （ADC），一個(gè)數(shù)模轉(zhuǎn)換器 （DAC） 或是其它器件）上，該怎么辦呢？

 

由于以下幾個(gè)原因，這種操作是具有一定挑戰(zhàn)性的。

 

首先由未端接信號(hào)線路所導(dǎo)致的反射會(huì)嚴(yán)重影響信號(hào)完整性。而傳輸介質(zhì)的特性阻抗和端接阻抗差異很大，會(huì)導(dǎo)致總線上的阻抗不匹配。其結(jié)果將會(huì)是從總線一端放射到另一端的能量駐波，從而導(dǎo)致通信誤差。電磁干擾 （EMI） 也是一個(gè)問(wèn)題，其原因是SPI信號(hào)的高頻部分向外放射，導(dǎo)致此信號(hào)與鄰近信號(hào)的混同的。

 

不過(guò)這里有一個(gè)簡(jiǎn)單的解決方法：使用差分信號(hào)。諸如SN65LVDT41和SN65LVDT14的差分收發(fā)器接收SPI信號(hào)，并將它們轉(zhuǎn)換為低壓差分信令 （LVDS） 。由于其抗噪性和帶寬，LVDS在SPI應(yīng)用中可以運(yùn)轉(zhuǎn)良好。一篇之前的《獲得連接》博客之前有一篇文章論述了LVDS的基本原理和優(yōu)勢(shì)；點(diǎn)擊這里查看這篇文章。

 

SN65LVDT41和SN65LVDT14的架構(gòu)可以使整條SPI總線轉(zhuǎn)化為支持LVDS：同一方向上用于MOSI，SCLK和CS信號(hào)的4個(gè)收發(fā)器，相反方向上用于MISO信號(hào)的1個(gè)收發(fā)器。LVDS芯片組也具有內(nèi)置端接帶來(lái)的額外優(yōu)勢(shì)，應(yīng)用簡(jiǎn)單，還可以減少電路板空間本就非常寶貴的應(yīng)用中的組件數(shù)量。圖2顯示的是使用上述芯片組的一個(gè)已擴(kuò)展SPI總線架構(gòu)的組成結(jié)構(gòu)。這個(gè)實(shí)現(xiàn)方式并不要求必須使用5類屏蔽雙絞線 （STP） ，但是如果使用此類線纜的話，會(huì)使這種架構(gòu)的實(shí)現(xiàn)方式更加簡(jiǎn)單。

圖2：已擴(kuò)展SPI總線

圖3，4和5顯示了SN65LVDT41和SN65LVDT14發(fā)射器在數(shù)倍于五類線的長(zhǎng)度上發(fā)射速度為100Mbps時(shí)的性能。SN65LVDT41和SN65LVDT14內(nèi)的接收器支持200mV輸入耐受閥值，處于這些距離和速度下的發(fā)射器可以輕松符合這一耐受閥值。

圖4：15米五類線100Mbps TX波形

圖5：25米五類線100Mbps TX波形

 

您可以在德州儀器在線支持社區(qū)的“接口/時(shí)鐘”板塊查找接口設(shè)計(jì)常見問(wèn)題；閱讀已使用過(guò)TI接口產(chǎn)品的工程師撰寫的帖子，或者創(chuàng)造出能夠滿足您特定應(yīng)用需求的辦法或思路；如果您還未實(shí)現(xiàn)連接，您可以使用TI廣泛的接口產(chǎn)品組合進(jìn)行連接，此產(chǎn)品組合包括大范圍的接口標(biāo)準(zhǔn)和應(yīng)用并將它們連接在一起。