- 數(shù)字電容隔離器功能原理
- 數(shù)字電容隔離器內部結構
盡管數(shù)字隔離器已經(jīng)代替了模擬隔離器，從而簡化了隔離接口的設計，但廣大設計人員現(xiàn)在面臨的挑戰(zhàn)是日益增長的高系統(tǒng)性能需求。這里所說的高性能不僅僅指高數(shù)據(jù)速率和/或低功耗，而且還指高可靠性。一方面，在惡劣的工業(yè)環(huán)境中通過穩(wěn)健的數(shù)據(jù)傳輸來滿足這一需求。另一方面，特別是對隔離器而言，通過長使用壽命來解決這個問題。
最近在芯片設計和制造方面的技術進步已經(jīng)成就了第二代數(shù)字電容隔離器，其高性能給低功耗和高可靠性定義了新的標準。本文將介紹其功能原理和內部結構，并討論其電流消耗和預計壽命。
功能原理
圖1顯示了一款數(shù)字電容隔離器(DCI)的內部結構圖。該隔離器輸入分為兩個差分信號路徑：一條為高數(shù)據(jù)速率通道（稱作AC-通道），另一條為低數(shù)據(jù)速率通道（稱作DC-通道）。AC-通道傳輸介于100kbps和100Mbps之間的信號，而DC-通道則涵蓋了從100kbps到DC的范圍。
圖1數(shù)字電容隔離器的內部結構圖
高速信號由AC通道來處理，信號在通道中首先從單端模式轉換為差分模式，然后被隔離層的電容-電阻網(wǎng)絡差分為許多瞬態(tài)。后面的比較器再將這些瞬態(tài)轉換為差分脈沖，從而設置和重置一個“或非”門觸發(fā)器。相當于原始輸入信號的觸發(fā)器輸出饋至判定邏輯(DCL)和輸出多路復用器。DCL包括一個看門狗定時器，該定時器用于測量信號轉換之間的持續(xù)時間。如果兩個連續(xù)轉換之間的持續(xù)時間超出定時窗口（如低頻信號的情況下），則DCL則指示輸出多路復用器從AC-通道切換到DC-通道。
由于低頻信號要求大容量電容器，而這種電容器使片上集成變得很困難，因此DC-通道的輸入要有脈寬調制器(PWM)。該調制器利用一個內部振蕩器(OSC)的高頻載波對低頻輸入信號進行調制。在AC-通道中對調制后信號的處理過程與高頻信號相同。然而，在向輸出多路復用器提交該信號以前，需通過一個最終低通濾波器(LPF)濾除高頻PWM載波，以恢復原始、低頻輸入信號。
相比其他隔離器技術，電容隔離器的一個主要優(yōu)點是其DC-通道在上電和信號丟失(LOS)事件期間隔離器輸出端擁有正確的輸入極性。缺少這些特性的其他隔離器技術通常會在上電期間出現(xiàn)輸出突波，或者在信號丟失以前一直保持在最后一個輸入極性。
內部結構
圖2顯示了一個單通道、電容隔離器的內部結構簡化結構圖。從內部來看，隔離器由兩顆芯片組成：一個發(fā)送器和一個接收機芯片。實際隔離層由接收機芯片上的高壓電容器來提供。
由于AC-通道和DC-通道均使用一種差分信號技術在數(shù)據(jù)傳輸期間提供高噪聲抗擾度，因此必需要有4個隔離電容器來形成一條單隔離數(shù)據(jù)通道。
圖2單通道電容隔離器的內部結構
圖2的右側顯示了一個高壓電容器的橫截面。從發(fā)送器芯片出來的接合線連接到接收機端電容器鋁頂板。底板（也為鋁質）連接到接收機邏輯。板之間是夾層電介質，其為16-μm厚的二氧化硅(SiO2)層。
使用SiO2作為夾層電介質有兩個好處：一、它是具有最小老化效應且最穩(wěn)定的隔離材料之一，因此電容隔離器的預計壽命遠遠超過其他技術；二、使用標準半導體制造技術就可以處理SiO2，從而大大降低了生產(chǎn)成本。
電容隔離的另外一個優(yōu)點是每個電容123毫微微法拉(123x10-15F)的超低容量，從而允許極高的數(shù)據(jù)速率傳輸并實現(xiàn)多通道隔離器的微電容幾何尺寸。
[page]
電流消耗
隔離器電流消耗高度依賴于內部結構。相比雙通道隔離器，電感型隔離器似乎具有最低的DC電源電流（請參見圖3）。這是因為該器件只包含2條信號通道。但是，電容隔離器包含4條通道：2條AC通道和2條DC通道。因此，其DC的電流消耗更高，而且其可靠性也更高，因為在輸入信號丟失的情況下其可確保正確的輸出極性。
系統(tǒng)空閑時就會出現(xiàn)DC電流。幸運的是，工業(yè)數(shù)據(jù)獲取系統(tǒng)、PLC和數(shù)字模擬I/O模塊并非針對系統(tǒng)空閑而設計，其目的是將數(shù)據(jù)從傳感器傳輸?shù)娇刂茊卧?，并從控制單元傳輸?shù)絺鲃悠鳌＿@些工作的完成必須是快速、可靠和持續(xù)的。
一般而言，雙通道隔離器用于隔離式CAN和RS-485總線節(jié)點，其中只有2條數(shù)據(jù)線路（發(fā)送和接收）要求隔離。例如，RS-485收發(fā)器必須能夠在一些極端共模狀態(tài)下提供高達±70mA的驅動力才能達到標準。這樣，即使在低數(shù)據(jù)速率條件下，DC電流之間的差異也可以忽略不計。
圖3電容和電感隔離器的電流消耗（左圖為雙通道隔離器，右圖為四通道隔離器）
相比四通道隔離器，圖示結果有所改善。通道數(shù)為原來的兩倍，因此電感隔離器的電流消耗也增加了一倍，然而相比雙通道隔離器，四通道電容隔離器的通道數(shù)僅增加了一條。出現(xiàn)這種結果的原因是，僅使用了一條DC-通道，其在四條AC-通道之間得到多路傳輸（請參見圖4）。DC通道仍然擁有高可靠性的同時，總電流消耗維持在最低水平，從而比雙通道版本僅有最低限度的增加。
圖4雙通道及四通道電容隔離器的通道結構
四通道隔離器用于隔離包括數(shù)據(jù)和控制線路的接口（例如：SPI），其數(shù)據(jù)速率一般可達20到80Mbps。電感和電容隔離器之間的電流消耗在30Mbps下時已經(jīng)有10mA以上的差別，在如100Mbps等更高數(shù)據(jù)速率下時這一差別可高達40mA。
因此，它其實并非重要的DC電流，而是數(shù)據(jù)速率的電流增加，即斜率Δi/Δf。
預計使用壽命
隔離器的預計使用壽命由經(jīng)時擊穿(TDDB)決定，其為一種二氧化硅等電介質材料的重要故障模式。由于制造帶來的雜質和不完整性缺陷，電介質會隨時間而退化。這種退化會由于
電介質上施加的電場及其溫度的上升而加快。
預計使用壽命的確定是基于TDDBE模型，其為一種廣受認可的電介質擊穿模型。
實際上，周圍溫度維持在150oC時，TDDB由隔離器的施加應力電壓決定（請參見圖5）。測試之初便激活一個計時器，其在隔離器電流超出1mA時停止，表明電介質擊穿。記錄每個測試電壓的故障時間，并根據(jù)理論E模型曲線進行繪圖。
圖5TDDB測試方法
圖6所示的TDDB曲線表明，電容隔離器的測試數(shù)據(jù)（時間為5年）完全匹配E模型預測，從而得出在400Vrms(560Vpk)工作電壓下28年的預計使用壽命，而相同電壓下電感隔離器的預計使用壽命則小于10年。TDDB曲線還表明，在700V和2.5kV之間電容隔離器的壽命比電感隔離器長約10倍。
圖6電容和電感隔離器的預計使用壽命
若要達到10到30年的工業(yè)預計使用壽命，使用SiO2電介質的電容隔離器是實現(xiàn)這個目標唯一可行的解決方案。
因其高可靠性、低電流消耗、高帶寬和長使用壽命，數(shù)字電容隔離器具有優(yōu)異的性能。TI提供各種各樣的數(shù)字電容隔離器，包括隔離總線收發(fā)器和新一代ISO74xx電容隔離器。
