只要通過合適的地震量(慣性質量)和轉換器，便可利用工業(yè)馬達的振動為監(jiān)測它的系統(tǒng)提供能量。穿戴在身體上的傳感器的情況類似，采集到的振動和熱能可以使得電荷呈涓流形式進入電容器內，用于傳感器供電(圖1)。

 

圖1：各種能量采集方法的功率密度(來源：技術研究雜志)

 

雖然這些系統(tǒng)提供了采集能量的機制，但是它們很少能夠達到設計人員習慣使用的電池供電系統(tǒng)的功率水平。因此，設計一種功率消耗盡可能低的系統(tǒng)是至關重要的。

 

降低邏輯電路功率的關鍵目標是供電電壓。在CMOS電路中，電壓和功耗之間呈平方關系，如公式P = CV2f所示，其中C是電路電容，f是開關頻率，V是施加的電壓。從中可以明顯看出，降低電壓可以最大可能地降低功耗。晶體管近閾值和亞閾值運作提供了一種獨特方法，可以將微控制器和其它邏輯電路的供電電壓降低到遠低于標準邏輯電路要求的水平。

 

近閾值和亞閾值運作的背后原理，就是器件通常被認為“開啟”的閾值電壓其實并不需要視為邏輯和模擬電路的目標。為了給伴隨每個柵極的電容路徑充電，邏輯晶體管傳統(tǒng)上被設計為飽和時通過高電流水平；但是，給這些電路路徑充電時，可以不將晶體管開關到完全飽和狀態(tài)，而是允許電流更為緩慢地涓涓流過。這樣的結果是開關邏輯狀態(tài)會變得緩慢，但是，在典型傳感器應用中，其實不需要以最高可能速度進行開關。

 

然而，由于閾值電壓在更低水平驅動，所以晶體管泄漏電流呈指數(shù)級增加(圖2)。

 

 

當電壓進一步下降到深度亞閾值范圍時，泄漏損失的能量比例將占優(yōu)勢，除了性能考慮，還引致考慮供電電壓能夠降低到什么程度的次級限制(圖3)。

 

 

對亞閾值電路設計人員來說，關鍵問題是在供電電壓接近閾值時的過程變化和其影響。有效設計亞閾值電路的關鍵，就是降低這種變化的影響的機制，例如專為克服這種變化而設計的適應性電路。美國密歇根大學和Ambiq Micro進行了多年研究，帶來了這種技術等多項亞閾值技術創(chuàng)新。為了有效地利用這項技術，還必須對整個設計流程進行重新設計，包括從實施亞閾值邏輯電路的標準元件庫直到測定納安和皮安電流的測試策略。只有通過這種投資水平，才可能最大限度地提高亞閾值設計的節(jié)能效益。

 

雖然亞閾值運作最大程度地利用了電壓和功耗之間的平方關系，但是，它并非在所有情況下也是最適合的晶體管運作方案選擇。由于亞閾值運作的性能影響，它對近閾值甚至傳統(tǒng)超閾值方案等使用較高電壓的電路有益處。例如，存儲塊在存取時不一定能夠從超低電壓運作中受益。

 

在設計節(jié)能微控制器時，重要的是在電路水平方面分析電壓、功率和性能之間的折衷權衡。這項工作已經在Apollo系列微控制器的核心Ambiq亞閾值功率優(yōu)化技術(SPOT)平臺上進行了廣泛的實施。

 

雖然電路水平設計選擇將在優(yōu)化能量采集功率物聯(lián)網(IoT)應用中發(fā)揮作用，但是，系統(tǒng)級的決策對于總能耗也有著十分重大的影響。關鍵舉措是盡可能減少不必要的活動，這通常使用智能應用的睡眠模式來實現(xiàn)。采用最大限度地提高每個時鐘周期所執(zhí)行工作量的處理器架構，還可以實現(xiàn)進一步的提升。　

 

微控制器通常具有不止一個低功耗睡眠模式，從局部存儲器和大多數(shù)外設保持供電但CPU內核本身待機的輕度睡眠模式，直到大多數(shù)功能禁用和掉電的深度睡眠模式。由于越來越少的外設和內核功能保持啟用，因此增加了節(jié)省的能量。但是，這種設計存在重大的折衷。

 

一般說來，IoT傳感器節(jié)點需要對其周圍的環(huán)境進行監(jiān)測，并在系統(tǒng)條件發(fā)生變化時做出反應。對于低功耗嵌入式系統(tǒng)，特別是在采用能量采集系統(tǒng)時依賴間歇電源的嵌入式系統(tǒng)來說，優(yōu)化的關鍵就是找到仍然能夠對實時事件做出適當反應的最低功耗睡眠模式。

 

在實際系統(tǒng)中的微控制器最低能量睡眠模式，一般是由實時時鐘處理基本的內務管理功能，并且定期喚醒系統(tǒng)來檢查活動。例如每秒喚醒系統(tǒng)以檢查外部條件的變化，如果需要軟件處理輸入的話，便轉而完全喚醒處理器內核。但是，在報警情況相當少，而且間隔并不均勻的系統(tǒng)中，這種輪詢式方法是非常浪費的。

 

如果讓系統(tǒng)使用較高能量的睡眠狀態(tài)來處理I/O，一旦超過閾值便可以快速喚醒處理器內核，從而確保對隨機中斷做出更快的響應；但是這些模式可能消耗能量庫，使得處理器沒有足夠的功率來響應。但是，我們有可能可以結合深度睡眠模式的長處，而仍然對關鍵輸入作出快速響應。

 

有些超低能量實時時鐘設計可以檢測外部事件，例如硬件中斷引起的問題或比較器感測到的輸入電壓變化。當檢測到外部事件時，系統(tǒng)可迅速轉向喚醒狀態(tài)，不會因為執(zhí)行輪詢策略而引起功率損失，并且最大限度地延長了系統(tǒng)處于深度睡眠模式的時間。

 

在處理軟件時，重要的是確保每個時鐘周期可以實現(xiàn)最高工作量。在傳遞給用戶與/或云端之前，許多IoT傳感器應用需要使用信號處理算法來檢測問題和預處理數(shù)據(jù)。這不僅要求使用32位處理器架構而不是8位處理器架構(因為32位處理器只需更少的周期便可處理這些數(shù)學運算)，而且要求采用全面支持定點和浮點信號處理指令的架構。用于浮點運算的硬件支持，可以確保在減少很多的周期內完成運算，從而允許內核快速返回到更節(jié)能的睡眠狀態(tài)，進一步降低總體系統(tǒng)級能耗。這種要求組合需要選擇ARM Cortex-M4F這樣的處理器，也就是Ambiq Apollo系列所采用的處理器。

 

由于能效提升從系統(tǒng)級降低到低電壓水平的電路運作，將電壓控制推動到極限，使得能量采集能夠成為物聯(lián)網日益廣泛的傳感器設計的可行選擇。

推薦閱讀：