【導讀】自激振蕩像得病一樣，重在防御?？蓮囊韵路矫嫒胧?。設計 PCB 時，盡量減小雜散電容，特別是CIN-。同一層的兩個相鄰節(jié)點間。比如某根信號線，和周邊的覆銅 GND 之間，以及和周邊的焊點之間有雜散電容C1；不同層上下之間。比如元件層的線，和焊接層的大面積 GND 之間。
自激振蕩像得病一樣，重在防御。可從以下方面入手。
1）設計 PCB 時，盡量減小雜散電容，特別是CIN-。下圖進行說明：
同一層的兩個相鄰節(jié)點間。比如某根信號線，和周邊的覆銅 GND 之間，以及和周邊的焊點之間有雜散電容C1；
不同層上下之間。比如元件層的線，和焊接層的大面積 GND 之間，如圖中 C2；
一般的，雜散電容可以達到 pF 數(shù)量級。這是不可忽視的。這些雜散電容和電路中的電阻，很容易形成低通網(wǎng)絡，有可能引起電路穩(wěn)定性下降。
電路舉例，如下圖：
設計一個同相比例器，做成實際電路板后，就出現(xiàn)了三個雜散電容：CIN+、CIN-、COUT
CIN+ 與信號源內(nèi)阻 R S （或者前級放大電路的輸出電阻）組成了一個低通網(wǎng)絡，但是這個低通網(wǎng)絡不在反饋環(huán)內(nèi)，它只會影響不同頻率輸入信號到達放大電路輸入端的比率，進而影響放大電路的帶寬，而不會引起任何穩(wěn)定性問題。
CIN-與電阻 R 2 和 R 1 的并聯(lián)，共同組成了一個環(huán)路內(nèi)的低通網(wǎng)絡。由于電阻 R 2 和 R 1 的并聯(lián)遠大于運放的輸出電阻，這導致非常小的 CIN- ，就可以產(chǎn)生巨大的作用。因此，在電路設計中降低運放負輸入端電容，就非常關鍵。
COUT會在反饋環(huán)路中引入一個低通網(wǎng)絡，有可能引起環(huán)路的穩(wěn)定性下降。
注意敷銅：
覆銅的本質目的是增大地線面積，進而減小地線電阻和電感。但是覆銅操作也會帶來兩個問題：
第一，它與同層信號線之間就形成了很長很長的近距離間隙，也就是很大的電容C1。
第二，它與其他層的信號線形成了層間電容C 2 。這些雜散電容，都會引起系統(tǒng)不穩(wěn)定。
如圖：
運放負輸入腳及其連接線的下方，絕對不要覆銅，或者覆銅后實施挖空操作。
運放負輸入腳、輸出腳及其連接線的同層周邊，一定要與覆銅保持足夠大的間距。建議此間距要大于 20mil。
2）選擇合適的增益和合適的增益電阻
對任何一個選定的運放，在它能夠實現(xiàn)的最小增益基礎上，適當提高閉環(huán)增益，可以有效提高系統(tǒng)穩(wěn)定性。
增益電阻盡量選擇小的，以降低 CIN-的作用。
因為CIN-的旁路作用使放大器的高頻響應變差，其頻帶的上限頻率約為：fH=1／(2πR2CIN-)，若R2的阻值較大，上限頻率嚴重下降，同時引入的滯后相位可能引起振蕩。理論上，如果要實現(xiàn) 10 倍同相增益，用10kΩ 對 1kΩ，就沒有用 1KΩ 對 100Ω 好。
3）盡量不要驅動大電容負載，必須驅動大電容負載的，使用裕度大的運放。一般可在運放輸出端串聯(lián)一個幾十歐姆的小電阻起隔離作用。
4 ) 最常見的做法是在反饋電阻中并聯(lián)一個小電容Cf。
Rin、Cf網(wǎng)絡與R2、CIN-網(wǎng)絡構成相位補償。Rin、Cf將引起輸出電壓相位超前，由于不能準確知道CIN-的值，所以相位超前量與滯后量不可能得到完全補償，一般是采用可變電容Cf，用實驗和調(diào)整Cf的方法使附加相移最小。若R2=10kΩ，Cf的典型值絲邊3～10pF。對于電壓跟隨器而言，其Cf值可以稍大一些。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請電話或者郵箱聯(lián)系小編進行侵刪。
