中心議題：

• 常見的電源節(jié)能方式
• DVS與AVS的原理
• 功耗控制其他需要考慮的問題

解決方案：

• 動(dòng)態(tài)電壓和頻率調(diào)節(jié)技術(shù)
• 使用常規(guī)的DC/DC變換器實(shí)現(xiàn)DVS
• 自適應(yīng)電壓調(diào)整AVS

隨著人們生活質(zhì)量的提高，對各種便攜電子產(chǎn)品的功能要求越來越高，而復(fù)雜的功能會(huì)導(dǎo)致設(shè)備的功耗大幅增加。人們期望便攜式電子產(chǎn)品的電池?fù)碛懈L的壽命，不僅僅是為了使用上的便利，同時(shí)也是為了減少對環(huán)境的傷害。這對電源管理系統(tǒng)的設(shè)計(jì)提出了更高的要求。
　　
在電池供電的嵌入式系統(tǒng)中，或采用高效率的電源管理芯片，或采用大容量的電池以解決能耗問題。但這兩種辦法已無法滿足快速增長的芯片動(dòng)態(tài)功耗和靜態(tài)功耗需求。
　　
電路邏輯狀態(tài)翻轉(zhuǎn)時(shí)（造成瞬態(tài)開路電流和負(fù)載電流）會(huì)產(chǎn)生動(dòng)態(tài)功耗，而未發(fā)生翻轉(zhuǎn)時(shí)的漏電流則是靜態(tài)功耗的主因。對一個(gè)給定負(fù)載的電路，其動(dòng)態(tài)功耗的值與供電電壓的平方成正比，與電路的運(yùn)行頻率成正比。隨著芯片運(yùn)行頻率的提高和工藝尺寸的不斷縮小、密度增加，其動(dòng)態(tài)功耗和靜態(tài)功耗也在不斷增長，加劇了電源管理的復(fù)雜性。
　　
本文主要討論便攜式電子產(chǎn)品的微處理器功耗控制問題，不討論待機(jī)模式下的功耗控制。
　　
常見的電源節(jié)能方式
　　
提高電源轉(zhuǎn)換效率的要求推動(dòng)著電源從最初的LDO發(fā)展到今天效率超過90%的多模式DC/DC轉(zhuǎn)換器。LDO在輸入、輸出電壓差較小時(shí)有較高的效率，而DC/DC轉(zhuǎn)換器的轉(zhuǎn)換效率與其負(fù)載有關(guān)。目前許多公司都推出了在不同負(fù)載情況下能改變控制模式的新型控制芯片。
　　
由于電源轉(zhuǎn)換器的效率已經(jīng)接近極限，目前研究方向已轉(zhuǎn)向如何通過優(yōu)化電源管理系統(tǒng)的效率，以滿足便攜設(shè)備的要求。在這種設(shè)備中，總能量的30%~50%會(huì)被微處理器消耗。簡單地使用最新的半導(dǎo)體工藝并不能保證低功耗、高性能。例如，PC顯示卡領(lǐng)域的巨頭NVIDIA公司的GPU芯片的制造工藝并不總是最先進(jìn)的，但其高能低耗的特征卻是人們所共知的。
[page]　　
提高系統(tǒng)供電效率、減少無謂的能量損耗的節(jié)電技術(shù)可以分為兩類：動(dòng)態(tài)技術(shù)和靜態(tài)技術(shù)。靜態(tài)技術(shù)使用不同的低功耗模式，對芯片內(nèi)部不同組件的時(shí)鐘或電源實(shí)行按需開關(guān)等。例如，大多數(shù)處理器具有多種節(jié)電模式，在空閑與睡眠模式下可以關(guān)閉部分模塊的時(shí)鐘信號(hào)來禁用內(nèi)部電路或模塊，也可以在某些節(jié)電模式下通過切斷或降低供電電壓實(shí)現(xiàn)節(jié)能目的。又如，在某些多相供電的電路中，當(dāng)負(fù)載較輕時(shí)，可以將其中某些供電的相回路關(guān)掉，這樣既能提高電源效率，又能降低損耗，AMD公司的PSI技術(shù)就是這種原理。

動(dòng)態(tài)技術(shù)則是根據(jù)芯片所運(yùn)行的應(yīng)用程序針對計(jì)算能力的不同需要，動(dòng)態(tài)調(diào)節(jié)芯片的運(yùn)行頻率和電壓，從而達(dá)到最大化節(jié)能的目的。對微處理器來說，內(nèi)核電壓可以根據(jù)內(nèi)部時(shí)鐘頻率與“工作負(fù)載”調(diào)節(jié)到最低與最高電壓之間的任何電壓值，這種方法稱為動(dòng)態(tài)電壓調(diào)節(jié)（DVS）。提供內(nèi)核電壓的轉(zhuǎn)換器必須能夠在運(yùn)行過程中根據(jù)DVS規(guī)范調(diào)節(jié)輸出電壓。這種類型的轉(zhuǎn)換器通常與處理器之間有可以互相通信的數(shù)字接口，例如數(shù)字電源管理芯片常用的I2C接口、PowerWise接口等等。未采用數(shù)字接口的設(shè)計(jì)無法實(shí)現(xiàn)更多種電壓調(diào)節(jié)，但也有廠商推出了使用硬件管腳來設(shè)置輸出電壓的器件，例如TI公司的TPS65021、新產(chǎn)品TPS780xx。
　　
動(dòng)態(tài)電壓和頻率調(diào)節(jié)技術(shù)與SoC有源和無源漏電管理技術(shù)一起使用時(shí)，能顯著降低SoC的功耗。例如Freescale的iMX31處理器、ARM公司的ARM處理器等。
　　
為了使設(shè)計(jì)人員更方便地進(jìn)行電源管理，一些廠商開發(fā)了電源管理軟件模塊用于嵌入式操作系統(tǒng)。運(yùn)用這種軟件模塊，可以有效地降低軟件編制中的工作量，同時(shí)優(yōu)化系統(tǒng)的電源管理。PC操作系統(tǒng)中的電源管理規(guī)范APM、APIC就是電源管理與操作系統(tǒng)結(jié)合的典范。
　　
DVS與AVS的原理
　　
DVS的工作原理
　　
DVS通常用在為處理器供電的DC/DC變換器中。處理器工作在全速狀態(tài)下和空閑狀態(tài)下所需要的電壓是不同的，DVS使系統(tǒng)控制器可以在需要的時(shí)候改變DC/DC變換器的輸出電壓。在移動(dòng)設(shè)備中，DVS顯著延長了電池的壽命，但并不影響用戶程序的運(yùn)行時(shí)間。
　　
現(xiàn)代的動(dòng)態(tài)電壓調(diào)節(jié)（DVS）技術(shù)與數(shù)字技術(shù)已經(jīng)融合在一起，它將處理器與電源轉(zhuǎn)換器連接在一起，通過I2C等數(shù)字總線動(dòng)態(tài)地調(diào)節(jié)供電電壓，同時(shí)調(diào)節(jié)處理器的頻率。當(dāng)然，簡單的電源管理并不需要復(fù)雜管理總線，TI公司最新推出的TPS728xx系列LDO就是基于這種思想，它通過硬件管腳提供1～4種輸出電壓，可在運(yùn)行時(shí)從中選擇1個(gè)電壓輸出，實(shí)現(xiàn)簡單的DVS。 和AVS相比，動(dòng)態(tài)電壓調(diào)節(jié)（DVS）基于對系統(tǒng)的負(fù)載預(yù)測，在一個(gè)開環(huán)電壓控制系統(tǒng)中用多組不同能耗級別的頻率、電壓對來實(shí)現(xiàn)調(diào)節(jié)。因此，DVS的響應(yīng)速度、調(diào)節(jié)精度較基于完全反饋的AVS還是稍遜一籌。圖1為DVS的原理框圖。
[page]　　
如果使用常規(guī)的DC/DC變換器實(shí)現(xiàn)DVS，在電路上需要增加一些額外的元器件進(jìn)行反饋，增加的元件包括MOSFET及一些電阻。反饋源可以取自處理器的輸出狀態(tài)引腳，它能表明處理器當(dāng)前是否處于低功耗模式。因此，實(shí)際上大多數(shù)電源芯片都可以實(shí)現(xiàn)DVS，一片可調(diào)輸出電壓的電源芯片和一個(gè)外部輸入的控制信號(hào)就足夠了。
　　
AVS的工作原理
　　
CPU和DSP對數(shù)據(jù)處理速度的要求不斷提高，對電源模塊的供電要求也就相應(yīng)地提高了，這主要體現(xiàn)在對電源的輸出電流大小及其變化率和輸出電壓峰峰值的要求上。相對于使用精巧的電路、大容量低ESR電容等缺乏靈活性的純硬件設(shè)計(jì)的缺點(diǎn)，AVS的引入不僅有利于電源模塊的熱設(shè)計(jì)，而且輸出電壓峰峰值小、恢復(fù)時(shí)間短，有效地改善了模塊的動(dòng)態(tài)響應(yīng)，特別適用于低電壓、大電流的場合。
　　
自適應(yīng)電壓調(diào)整AVS基于跟蹤系統(tǒng)處理器的性能變化，由嵌入式自適應(yīng)先進(jìn)電源控制器（APC）做出自適應(yīng)電壓調(diào)整。APC通過PowerWise接口將系統(tǒng)處理器的性能（頻率）、溫度變化準(zhǔn)確地傳遞給外部自適應(yīng)電源管理芯片。然后，該電源管理單元根據(jù)性能需求自動(dòng)調(diào)整供給系統(tǒng)處理器的電壓，使處理器運(yùn)行在能確保應(yīng)用軟件正確運(yùn)行的最低電壓和頻率下。DVS和AVS的核心是先進(jìn)電源控制器（APC）。圖2為AVS的原理框圖。
　　
在DVS模式中，APC根據(jù)來自時(shí)鐘管理單元CMU的頻率請求，從內(nèi)部的DVS表中取出相應(yīng)的電壓值，并傳送給PMIC。然后使用一個(gè)定時(shí)器來延遲CMU對于頻率的確認(rèn)，直到電壓穩(wěn)定為止。
　　
在AVS工作模式中，當(dāng)CMU為一個(gè)新的工作狀態(tài)請求一個(gè)新的頻率，并為該狀態(tài)設(shè)定一個(gè)新的HPM時(shí)鐘時(shí)，AVS的頻率就開始變化。隨后APC環(huán)路控制器使用硬件性能監(jiān)視器HPM數(shù)據(jù)來確定所需的調(diào)節(jié)頻率。它反復(fù)調(diào)節(jié)電源電壓，直到能滿足新頻率的要求（如圖3所示）。這一過程聽起來雖然比較復(fù)雜，但是具有補(bǔ)償工藝和溫度波動(dòng)、時(shí)鐘頻率變化、電源變換器偏移等優(yōu)點(diǎn)。與電壓固定的系統(tǒng)相比，AVS模式實(shí)現(xiàn)的動(dòng)態(tài)電壓控制最多能降低70%的功耗。
　　
目前許多處理器芯片支持動(dòng)態(tài)電壓、頻率控制，比如InteI公司的芯片支持SpeedStep，AMD公司芯片支持的NCQ技術(shù)，ARM支持的IEM（IntelligentEnergyManager）和AVS（AdaptiveVoltageScaling）等。不過，要讓動(dòng)態(tài)電壓頻率調(diào)節(jié)發(fā)揮作用，真正實(shí)現(xiàn)節(jié)能，只有芯片的支持還是不夠的，還需要軟件與硬件的綜合設(shè)計(jì)。[page]
　　
一個(gè)典型的動(dòng)態(tài)電壓頻率調(diào)節(jié)系統(tǒng)的工作流程如下（主要部件及關(guān)系參見圖3）。
　　
①采集與系統(tǒng)負(fù)載有關(guān)的信息，計(jì)算當(dāng)前的系統(tǒng)負(fù)載。這個(gè)過程可以用軟件實(shí)現(xiàn)，也可以用硬件實(shí)現(xiàn)。軟件實(shí)現(xiàn)的過程是在操作系統(tǒng)的核心調(diào)用中安放鉤子，根據(jù)核心函數(shù)調(diào)用的頻度使用不同的算法來判斷系統(tǒng)的負(fù)載。CPU負(fù)載跟蹤與性能預(yù)測的工作也可以由硬件完成，如Freecscale的i.Mx31，通過采集一些核心信號(hào)中斷線、Cache、內(nèi)存總線的使用情況等，計(jì)算當(dāng)前的系統(tǒng)負(fù)載。這樣，一方面確保了負(fù)載計(jì)算的準(zhǔn)確性；另一方面減輕了CPU用于負(fù)載跟蹤與性能預(yù)測的負(fù)擔(dān)。不過，硬件實(shí)現(xiàn)的缺點(diǎn)就是無法靈活地選擇預(yù)測算法。
　　
②根據(jù)系統(tǒng)的當(dāng)前負(fù)載，預(yù)測系統(tǒng)在下一時(shí)間段需要的性能。有多種預(yù)測算法可以選擇，要根據(jù)具體的應(yīng)用來決定。同樣的，預(yù)測也可由軟件或硬件實(shí)現(xiàn)。
　　
③將預(yù)測的性能轉(zhuǎn)換成需要的頻率，從而調(diào)整芯片的時(shí)鐘設(shè)置。
　　
④根據(jù)新的頻率計(jì)算相應(yīng)的電壓，并通知電源管理模塊調(diào)整供給CPU的電壓。這需要特別的電源管理芯片，比如Freescale公司的MC13783或者NS公司的支持PowerWise特性的系列電源管理芯片。它們能夠支持微小的電壓調(diào)整（25mV）并且能在極短的時(shí)間內(nèi)（幾十μs）完成電壓的調(diào)整。
　　
綜上所述，支持閉環(huán)AVS功能的標(biāo)準(zhǔn)系統(tǒng)配置必須有以下的基本元件：內(nèi)置于處理器的先進(jìn)電源控制器APC、集成PWI從屬器的電源管理芯片，以及將兩者連接在一起的PWI串行總線。電源管理集成電路負(fù)責(zé)為處理器提供不同的電壓，電壓大小則由先進(jìn)電源控制器內(nèi)的PWI主控器負(fù)責(zé)調(diào)節(jié)，辦法是由主控器將有關(guān)的命令傳往PWI從屬器，再由相關(guān)的電路進(jìn)行調(diào)節(jié)。
　　
先進(jìn)電源控制器APC負(fù)責(zé)接收主處理器的命令，為電壓控制過程提供一個(gè)不受處理器影響的操作環(huán)境，以及實(shí)時(shí)跟蹤邏輯電路的操作速度。APC永遠(yuǎn)處于戒備狀態(tài)，不斷監(jiān)測系統(tǒng)的一切參數(shù)，例如，系統(tǒng)溫度、負(fù)載、瞬態(tài)、工藝及其他有關(guān)的變動(dòng)，每當(dāng)APC收到有關(guān)頻率即將轉(zhuǎn)變的消息，立刻分析判斷，以確定若以新頻率操作，系統(tǒng)最少需要多大供電電壓才可保持穩(wěn)定。整個(gè)過程由閉環(huán)電路負(fù)責(zé)監(jiān)控。
[page]　　
其他需要考慮的問題
　　
電壓的降壓將導(dǎo)致與外部芯片接口的管腳的閾值電平發(fā)生變化，當(dāng)與外部邏輯相連時(shí)，必須使用電平變換邏輯進(jìn)行轉(zhuǎn)接，以適配接口兩側(cè)的閾值電平。例如一個(gè)電壓為0.8～1.2V的AVS電路和一個(gè)固定電壓1.2V的電路接口，則AVS電路的接口邏輯必須按照1.2V接口進(jìn)行適配設(shè)計(jì)。類似的，由于DVS或AVS可能導(dǎo)致的頻率變化，與外部的同步電路設(shè)計(jì)接口時(shí)，必須計(jì)算接口的時(shí)序余量，如果時(shí)序不能完全匹配，則還需要添加額外的同步或延時(shí)電路來進(jìn)行時(shí)序調(diào)整。
　　
在調(diào)整頻率和電壓時(shí)，要特別注意調(diào)整的順序。當(dāng)頻率由高到低調(diào)整時(shí)，應(yīng)該先降頻率，再降電壓；相反，當(dāng)升高頻率時(shí)，應(yīng)該先升電壓，再升頻率。
　　
輸出電壓范圍及電壓變化期間的斜率是必須考慮的兩個(gè)參數(shù)。在電壓發(fā)生變化的DVS周期中，必須控制輸出電壓的斜率，采用外部組件可以實(shí)現(xiàn)控制，也可以采用能夠在內(nèi)部降低參考電壓變化的調(diào)速電容器，或者部署能夠通過較小的步長（如25mV）將輸出電壓從初始值調(diào)節(jié)到目標(biāo)值的數(shù)字計(jì)數(shù)器等。
　　
不斷降低的電壓電平對輸出電壓的精度也提出了更高的要求。因此，一般很難找到合適的標(biāo)準(zhǔn)器件來滿足相關(guān)需求。如果采用外部反饋分壓器，則電阻器的容差會(huì)增加內(nèi)部電路的總?cè)莶?。此類系統(tǒng)中的整體精度始終低于采用內(nèi)部固定輸出電壓的解決方案，盡管后者需要2個(gè)額外的外接組件。因此，對于采用在工作過程中能夠微調(diào)的內(nèi)部電阻分壓器的轉(zhuǎn)換器而言，需要定義一系列不同的電壓，而且在-40～+85℃溫度范圍內(nèi)達(dá)到±1％的整體DC精度。
　　
為了在不同的負(fù)載情況下實(shí)現(xiàn)最佳的瞬態(tài)響應(yīng)或較低的輸出電壓容差，還必須采取其他措施，除了內(nèi)部設(shè)計(jì)之外，還必須優(yōu)化外部元件。采用較低的電感值，電流能夠以較快的速度提高，這尤其適合快速瞬態(tài)響應(yīng)。在瞬態(tài)情況下，如果沒有負(fù)載，則較低的電感值較為有利，因?yàn)樗鼘凑蛰^低的電壓僅為輸出電容器充電并且具有較低的電壓過沖。
　　
影響動(dòng)態(tài)電壓與頻率調(diào)節(jié)技術(shù)得到廣泛應(yīng)用的另一個(gè)最關(guān)鍵因素是預(yù)測的可靠性。沒有一種預(yù)測算法是100％準(zhǔn)確的，也沒有一種算法可以應(yīng)用于所有的程序；而對于某些應(yīng)用（如音頻、視頻等），預(yù)測失敗的結(jié)果是不可接受的。但隨著預(yù)測算法的進(jìn)步，動(dòng)態(tài)電壓、頻率控制技術(shù)必將得到廣泛的應(yīng)用，因?yàn)樗軌蚬?jié)省很多能量。而節(jié)能對許多便攜式設(shè)備來說，常常是第一要求。
　　
電源管理對手持設(shè)備具有日趨重要的意義。一個(gè)合理優(yōu)化的系統(tǒng)是將電源管理的觀念貫穿于設(shè)計(jì)的每一個(gè)環(huán)節(jié)，并且平衡考慮多方面因素設(shè)計(jì)完成的。智能地對微處理器供電電壓和運(yùn)行頻率進(jìn)行調(diào)節(jié)，非常有利于在保證用戶工作效率不降低的條件下節(jié)省不必須能耗。隨著半導(dǎo)體技術(shù)和電路設(shè)計(jì)技術(shù)的發(fā)展，會(huì)有越來越多的節(jié)能技術(shù)涌現(xiàn)，為手持產(chǎn)品的發(fā)展助力。