【導(dǎo)讀】本文描述一種基于自校準(zhǔn)、自檢架構(gòu)的低功耗16位SAR ADC。它帶有一個(gè)雙橋分離式CDAC和一個(gè)高速三級(jí)比較器。這種架構(gòu)已經(jīng)在生產(chǎn)中得到驗(yàn)證,ENOB可達(dá)14.5位,而其成本遠(yuǎn)低于目前市面上主流的12位SAR ADC。
對(duì)于之前使用分立ADC的應(yīng)用,包括電能計(jì)量、手持式醫(yī)療設(shè)備、工業(yè)控制系統(tǒng)、電源管理系統(tǒng)、游戲機(jī)和儀器儀表等,低成本
微控制器為其提供高性能模擬功能逐漸成為可能。在通用控制系統(tǒng)應(yīng)用中,往往需要奈奎斯特ADC兼具低延遲、高帶寬和低功耗特性,與此同時(shí),其精度達(dá)到約14位有效位數(shù)(14位ENOB),價(jià)格也為大眾所接受。在如此繁多的需求之下,目前的大多數(shù)SAR和Sigma-Delta (DS) ADC都將慘遭淘汰,因?yàn)樵跐M足頻率和延遲需求的同時(shí)還要實(shí)現(xiàn)低成本和低功耗目標(biāo)太難。本文將介紹的是一款基于自校準(zhǔn)、自檢架構(gòu)的低功耗16位SAR ADC,其配有雙橋分離CDAC和高速三級(jí)比較器。生產(chǎn)數(shù)據(jù)表明,這種架構(gòu)的精度高達(dá)14.5 ENOB,而且總成本(實(shí)現(xiàn)和測(cè)試)明顯低于市場(chǎng)上大多數(shù)暢銷的12位SAR ADC。
隨著SAR ADC分辨率的提高,CDAC單元的元件數(shù)量會(huì)呈線性增加,但這些元件的匹配要求會(huì)導(dǎo)致平方律區(qū)域增大。為了限制元件總數(shù),通常使用橋接或縮放元件來(lái)將DAC拆分成更小的子DAC。這些縮放元件并非單位規(guī)格,其寄生效應(yīng)可能會(huì)導(dǎo)致進(jìn)一步的不匹配和錯(cuò)誤。通常由于區(qū)域限制,匹配超過(guò)10~11位對(duì)于微控制器集成是不可行的。因此,必須對(duì)ADC DAC元件執(zhí)行某種形式的校準(zhǔn)才能滿足更高的分辨率和精度要求。本文將介紹一種差分、面積有效型16位自校準(zhǔn)SAR ADC的設(shè)計(jì)。
圖1:包含2個(gè)互補(bǔ)CDAC的全差分ADC架構(gòu)。
ADC架構(gòu)
圖1顯示了ADC架構(gòu),不包括通道多路復(fù)用器。SAR ADC通常由DAC和比較器構(gòu)成反饋回路,并配有包括逐次逼近寄存器的邏輯。DAC通常由一組二進(jìn)制加權(quán)元件組成,在本例中使用的是電容。一些應(yīng)用中通常需要能夠?qū)O性未知的差分輸入信號(hào)進(jìn)行轉(zhuǎn)換。轉(zhuǎn)換差分信號(hào)也有助于通過(guò)共模噪聲抑制來(lái)提高結(jié)果的精度。
實(shí)現(xiàn)差分ADC常面臨諸多限制因素,其中一個(gè)是需要在逐次逼近期間將比較器的輸入保持在其共模范圍內(nèi)。當(dāng)比較器在共模電壓下自動(dòng)調(diào)零后,如果輸入偏離該共模電壓,將導(dǎo)致轉(zhuǎn)換結(jié)果出現(xiàn)錯(cuò)誤,進(jìn)而增加非線性度。為了防止這一問(wèn)題,我們添加了一個(gè)尺寸更小、功耗更低的“非關(guān)鍵”比較器。該比較器搭配負(fù)端DAC(負(fù)責(zé)采樣VIN-)實(shí)現(xiàn)部分逐次逼近。這樣可使比較器負(fù)輸入V-足夠接近VCM,從而確保比較器的精度在1LSB以內(nèi)。負(fù)端所需的逼近次數(shù)由比較器的共模抑制比(CMRR)和ADC的分辨率決定。CMRR越高,所需的逼近次數(shù)越少。例如,如果12位ADC中比較器的CMRR為66dB,則只需在負(fù)端進(jìn)行2次逼近(12位LSB的1/2 = 78dB,因此負(fù)端逼近需將|VCMV-|電壓減小12dB)。
我們實(shí)現(xiàn)的是16位ADC(1/2LSB = 102dB),比較器的CMRR大約為72dB,因此需要進(jìn)行5次逼近(25 = 30dB)。對(duì)于5位SAR,“非關(guān)鍵”比較器必須解析的最小輸入電壓為VREFH/32。在負(fù)端完成部分逐次逼近之后,使用精密比較器和正端DAC(負(fù)責(zé)采樣VIN+)進(jìn)行全16階逼近。兩個(gè)比較器輸出由SAR邏輯捕獲,以控制相應(yīng)的DAC進(jìn)行逐次逼近。正端結(jié)果與負(fù)端結(jié)果相減會(huì)得到未經(jīng)校準(zhǔn)的結(jié)果,從該結(jié)果中減去預(yù)設(shè)的校準(zhǔn)值后即可得到最終轉(zhuǎn)換結(jié)果。該差分模式的運(yùn)行速率最高可達(dá)320kS/s。在單端模式下,不需要在負(fù)端進(jìn)行部分逐次逼近,因此最高運(yùn)行速度可達(dá)460kS/s。此外,該ADC還具有低分辨率的12位模式,最高運(yùn)行速率可達(dá)1MS/s。
CDAC陣列
CDAC是SAR中最重要的組成部分。SAR ADC的線性度取決于電容陣列中的電容匹配。分離電容結(jié)構(gòu)是限制芯片面積的常用方法。圖2所示的CDAC拓?fù)浣Y(jié)構(gòu)結(jié)合校準(zhǔn)提供了一種可在電容陣列大小(96個(gè)電容)、速度、噪聲和線性度之間取得最佳權(quán)衡的設(shè)計(jì)。每個(gè)電容代表一組單位電容。通過(guò)對(duì)最高有效位電容進(jìn)行校準(zhǔn),可以減小單位電容的尺寸。本設(shè)計(jì)使用了一個(gè)大約125fF的單位邊緣電容,可以向未校準(zhǔn)的電容提供充分的匹配,并使16位的kT/C噪聲保持在1LSB以下。CDAC根據(jù)單位尺寸電容分為3個(gè)二進(jìn)制加權(quán)的子DAC。最高有效位(MSB)子DAC包含5位,中間有效位(ISB)子DAC包含5位,最低有效位(LSB)子DAC包含6位。LSB部分由用于位0和終止的半尺寸電容構(gòu)建成一個(gè)5位陣列。
圖2:包含2個(gè)橋接電容的全差分5b-5b-6b分離CDAC拓?fù)浣Y(jié)構(gòu)。
ADC校準(zhǔn)
SAR ADC有許多種校準(zhǔn)方法,一些方法使用基于數(shù)字關(guān)聯(lián)的校準(zhǔn),另一些方法使用相關(guān)技術(shù)測(cè)量DAC中的電容比例差,然后通過(guò)模擬調(diào)整方式來(lái)修改DAC元件或者通過(guò)數(shù)字調(diào)整方式來(lái)調(diào)整結(jié)果。本文中ADC使用的測(cè)量方法,是通過(guò)測(cè)量電容比例差來(lái)確定電容誤差值,然后通過(guò)數(shù)字調(diào)整方式來(lái)修改結(jié)果。正端和負(fù)端CDAC的MSB電容均被校準(zhǔn)。為了在調(diào)整SAR結(jié)果后不產(chǎn)生較大的非線性度,校準(zhǔn)前的CDAC必須是單調(diào)的,將縮放電容Csc1(圖3)的尺寸調(diào)整為略大于理想值可以保證單調(diào)性。圖3對(duì)這一概念進(jìn)行了說(shuō)明。
為了確定校準(zhǔn)誤差值,每個(gè)MSB電容(由位15:11控制)都將與所有最低有效位電容的組合進(jìn)行比較。例如,校準(zhǔn)的某一步是將位11電容(1C)與位10:0電容和末位電容(由于Csc1過(guò)大而略大于1C)進(jìn)行比較。下一步是將位12電容(2C)與位11:0電容和端接電容(略大于2C)進(jìn)行比較。依此類推,每個(gè)MSB電容都會(huì)執(zhí)行這一過(guò)程。校準(zhǔn)系數(shù)會(huì)進(jìn)行累加并存儲(chǔ)在存儲(chǔ)器中,每個(gè)ADC需要的存儲(chǔ)空間不到128位。完成正常ADC轉(zhuǎn)換之后,從未經(jīng)校準(zhǔn)的結(jié)果中減去對(duì)應(yīng)于MSB結(jié)果的校準(zhǔn)值可獲得校準(zhǔn)結(jié)果。
然后,應(yīng)用基于累積校準(zhǔn)系數(shù)的增益因子可生成最終轉(zhuǎn)換結(jié)果。該校準(zhǔn)方法可補(bǔ)償MSB電容之間的不匹配以及第一個(gè)縮放電容的不匹配和寄生效應(yīng)。必須指出的是,為了提高未校準(zhǔn)電容的線性度和耐受過(guò)程梯度、限制校準(zhǔn)范圍,必須采用共質(zhì)心版圖技術(shù)。此外,在電容陣列的邊緣采用了虛設(shè)的電容環(huán),以確保電容陣列中的所有單位電容都具有相同的周邊結(jié)構(gòu)。
圖3:非線性度以及提高CDAC線性度的方法。
表1:典型情況和最差情況下CDAC INL和DNL的蒙特卡羅模擬結(jié)果。
圖4:具有電容耦合和自動(dòng)調(diào)零功能的全差分比較器。
在比較器設(shè)計(jì)中,需要權(quán)衡的主要是速度與精度。精度可通過(guò)提供足夠的高增益、低偏移和低輸入?yún)⒖荚肼晛?lái)保證。比較器偏移會(huì)引起ADC傳輸特性的偏移,但不影響ADC的線性度。在我們的實(shí)現(xiàn)方案中,偏移通過(guò)自動(dòng)調(diào)零技術(shù)來(lái)消除。比較器需要足夠的增益來(lái)解決小于1LSB的電壓?jiǎn)栴}(在16位模式下,低至15mV左右),并在規(guī)定的延遲時(shí)間內(nèi)提供響應(yīng)。在16位模式下,最大ADC時(shí)鐘為12MHz,這種情況下比較器需要在大約半個(gè)周期(即41.6ns)內(nèi)完成每次比較。
這里選用三級(jí)比較器來(lái)取得速度和增益之間的折衷。每一級(jí)均獨(dú)立自動(dòng)調(diào)零,并與下一級(jí)電容耦合。注意,前兩級(jí)是全差分比較器,第三級(jí)是單端比較器。圖5給出了比較器各級(jí)的簡(jiǎn)化原理圖。利用折疊共源共柵結(jié)構(gòu)可提供足夠的增益,以解決16位ADC相關(guān)的電壓電平。在ADC采樣/自動(dòng)調(diào)零階段,差分對(duì)M1-M2的柵極連接到模擬接地電壓(cazd為高電平),輸出級(jí)通過(guò)M13 - M14(casz為高電平)配置為低增益,以便存儲(chǔ)C3和C4上的偏移。
圖5:LSB中的最小/最大INL與參考電壓、溫度和采樣頻率之間的關(guān)系(在16位差分模式下的最大轉(zhuǎn)換速率時(shí))。
在自動(dòng)調(diào)零階段結(jié)束時(shí),會(huì)將第一個(gè)casz解除置位,然后使用非交疊時(shí)鐘相位將cazd解除置位。ADC隨后會(huì)啟動(dòng)逐次逼近階段,比較器級(jí)切換到高增益配置,輸入信號(hào)由折疊共源共柵增益級(jí)放大。在逐次逼近周期,比較器輸出級(jí)由M12復(fù)位,DAC可穩(wěn)定下來(lái)(clk為高電平)。接下來(lái),會(huì)將clk解除置位并進(jìn)行比較操作。比較器布局對(duì)ADC的性能至關(guān)重要,特別要注意防止模擬和數(shù)字信號(hào)的耦合。
實(shí)驗(yàn)結(jié)果
ADC采用90nm CMOS工藝制造,ADC電路已集成到90nm微控制器系列中,目前處于生產(chǎn)階段。在某一晶圓生產(chǎn)批次中隨機(jī)選取了4個(gè)器件,測(cè)得的ADC積分非線性(INL)誤差如圖5所示。圖中所示的最小和最大INL的測(cè)試條件如下:最大轉(zhuǎn)換速率,時(shí)鐘頻率從1MHz到12MHz(最大時(shí)鐘頻率),電壓從1.71V到3.6V,溫度從-40°C到125°C。
圖6顯示了在8MHz和12MHz時(shí)鐘速率下的ENOB,11kS/s轉(zhuǎn)換速率時(shí)可達(dá)到近15位的ENOB。
圖6:典型條件下SAR ADC ENOB與采樣頻率之間的關(guān)系。
圖7是微控制器芯片上ADC的照片。CDAC位于中心部分,而開(kāi)關(guān)位于每個(gè)邊緣電容單元的下面。比較器和電流參考位于CDAC下方,通道多路復(fù)用器位于CDAC上方,即電路的頂部。
圖7:微控制器芯片照片(突出顯示ADC)。
結(jié)論
借助90nm CMOS技術(shù),現(xiàn)已成功使用金屬邊緣電容實(shí)現(xiàn)一款低功耗差分自校準(zhǔn)460kS/s 16位軌到軌輸入SAR A/D轉(zhuǎn)換器。這款A(yù)DC在全速下測(cè)得的電流消耗為800mA,適于多種應(yīng)用。硅測(cè)量顯示其總體性能達(dá)13.5-14.5 ENOB。該電路現(xiàn)已集成到90nm微控制器系列中,目前處于生產(chǎn)階段。
作者:Michael Berens,Jim Feddeler,Stefano Pietri和Brent Macha,恩智浦半導(dǎo)體
本文轉(zhuǎn)載自電子技術(shù)設(shè)計(jì)。