半導(dǎo)體行業(yè)在過去的幾十年里，已經(jīng)采取了許多措施來改善基于硅MOSFET （parasitic parameters），以滿足開關(guān)轉(zhuǎn)換器(開關(guān)電源)設(shè)計人員的需求。行業(yè)效率標(biāo)準(zhǔn)以及市場對效率技術(shù)需求的雙重作用，導(dǎo)致了對于可用于構(gòu)建更高效和更緊湊電源解決方案的半導(dǎo)體產(chǎn)品擁有巨大的需求。

 

這個需求寬帶隙（WBG）技術(shù)器件應(yīng)運而生, 如碳化硅場效應(yīng)管(SiC MOSFET) 。它們能夠提供設(shè)計人員要求的更低的寄生參數(shù)滿足開關(guān)電源（SMPS）的設(shè)計要求。

 

650V 碳化硅場效應(yīng)管器件在推出之后，可以補充之前只有1200V碳化硅場效應(yīng)器件設(shè)計需求，碳化硅場效應(yīng)管(SiC MOSFET)由于能夠?qū)崿F(xiàn)硅場效應(yīng)管(Si MOSFET)以前從未考慮過的應(yīng)用而變得更具有吸引力。

 

碳化硅MOSFET越來越多用于千瓦級功率水平應(yīng)用，涵蓋如通電源，和服務(wù)器電源，和快速增長的電動汽車電池充電器市場等領(lǐng)域。

 

碳化硅MOSFET之所以有如此的大吸引力，在于與它們具有比硅器件更出眾的可靠性，在持續(xù)使用內(nèi)部體二極管的連續(xù)導(dǎo)通模式（CCM）功率因數(shù)校正（PFC）設(shè)計, 例如圖騰功率因子校正器的硬開關(guān)拓撲中，碳化硅MOSFET可以得到充分利用。

 

此外，碳化硅MOSFET也可應(yīng)用更高的開關(guān)頻率，因而可以實現(xiàn)體積更小，更加緊湊的電源轉(zhuǎn)換器設(shè)計。

 

沒有免費的午餐

 

當(dāng)然，世上是沒有免費午餐的，在內(nèi)部體二極管和寄生參數(shù)方面，碳化硅MOSFET比硅 MOSFET具有更多的優(yōu)勢，但代價是在某些方面參數(shù)碳化硅MOSFET性能比較差。

 

這就要求設(shè)計人員需要花時間充分了解碳化硅MOSFET的特性和功能，并考慮如何向新拓撲架構(gòu)過渡。有一點非常明顯：碳化硅MOSFET并不是簡單地替換硅MOSFET，如果這樣使用碳化硅MOSFET可能會導(dǎo)致效率下降而不是升高。

 

例如，碳化硅CoolSiC器件的體二極管正向電壓（VF）是硅CoolMOS器件的四倍。如果不對電路進行相應(yīng)調(diào)整，很有機會在諧振LLC轉(zhuǎn)換器上在輕負載時效率可能下降多達0.5％。設(shè)計人員還應(yīng)注意，如果要在CCM圖騰PFC設(shè)計中獲得最高的峰值效率，則必須通過打開碳化硅MOSFET溝道而不是只通過體二極管進行升壓。

 

另一個要考慮的因素是器件結(jié)殼熱阻，這方面CoolMOS稍有優(yōu)勢，由于CoolSiC芯片尺寸較小，在相同封裝情況下，CoolSiC熱阻為1.0K/W（IMW65R048M1H），而CoolMOS則為0.8K/W（IPW60R070CFD7），但實證明這些熱阻的差異在實際設(shè)計中可以忽略。

 

在工作溫度范圍內(nèi)導(dǎo)通電阻與硅器件比較

 

從器件參數(shù)上，設(shè)計人員可以快速明白碳化硅MOSFET其中好處之一，這個參數(shù)是導(dǎo)通電阻RDS（on）。

 

在芯片溫度100°C時，CoolSiC有較低的倍增系數(shù)（multiplication factor，K），約為1.13，而CoolMOS則為1.67，這意味著在芯片溫度100°C時的工作溫度下，一個84mΩ的CoolSiC器件具有與57mΩ CoolMOS器件相同的RDS（on）。

 

這也清楚地表明，僅僅比較數(shù)據(jù)手冊中硅MOSFET和碳化硅MOSFET的 RDS（on）并不能反應(yīng)實際導(dǎo)通損耗的問題。在芯片溫度低范圍，CoolSiC由于其較低的斜率倍增系數(shù)和對溫度的低依賴性，讓CoolSiC具有更高的擊穿電壓V（BR）DSS，因此比硅器件具有更大優(yōu)勢，這對于那些位于室外或需要在低溫環(huán)境中啟動的設(shè)備非常有幫助。

與CoolMOS驅(qū)動設(shè)計中相同，CoolSiC MOSFET也可以使用EiceDRIVER驅(qū)動集成電路。但是，應(yīng)注意的是，由于傳輸特性的差異（ID與VGS），CoolSiC這個器件的柵極電壓（VGS）應(yīng)以18V驅(qū)動，而不是CoolMOS使用的典型值12V。

 

這樣才可提供CoolSiC數(shù)據(jù)表中定義的RDS（on），如驅(qū)動CoolSiC電壓限制為15V時它的導(dǎo)通電阻值高出18％。

 

如果設(shè)計CoolSiC電路時允許選擇新的驅(qū)動集成電路器，則值得考慮具有較高欠壓鎖定（約13V）的驅(qū)動集成電路，以確保CoolSiC 和系統(tǒng)可以在任何異常工作條件下安全運行。

 

碳化硅MOSFET的另一個優(yōu)點是在25°C至150°C溫度之間，對傳輸特性的改變非常有限。

 

圖2：在25°C（左）和150°C（右）的傳輸特性曲線表明，碳化硅MOSFET 受到的影響明顯低于硅MOSFET。

 

避免負柵極電壓

 

需要注意的一個問題是要確保不允許柵極-源極關(guān)斷電壓（VGS）變得負值過大。理想情況下，不應(yīng)施加負的關(guān)斷電壓，但所以在實際設(shè)計電路時，設(shè)計工程師應(yīng)在原型制作時進行檢查，將電路電壓振蕩降低不要讓振蕩電壓影響柵極-源極關(guān)斷電壓變成負值。

 

當(dāng)VGS低于-2V，且持續(xù)時間超過15ns，這樣可能出現(xiàn)柵極閾值電壓（VGS（th））漂移，導(dǎo)致RDS（on）增大，以及整個應(yīng)用生命周期內(nèi)系統(tǒng)效率降低。負VGS出現(xiàn)的一個原因是由關(guān)斷時驅(qū)動集成電路和碳化硅MOSFET之間電路板寄生電感制造的柵源極電壓振蕩，這振蕩是由于碳化硅MOSFET關(guān)斷時電路板寄生電感有高速關(guān)斷電流(di/dt)通過所致。

 

第二個常見原因是導(dǎo)通時由電容驅(qū)動的柵極-源極電壓，其源于半橋配置中第二個碳化硅MOSFET的高dv/dt開關(guān)。

 

硅MOSFET設(shè)計中在此類問題一般可以通過柵極驅(qū)動器和硅MOSFET柵極之間插入一個高阻值電阻，或找到一種減慢di/dt和dv/dt的方式來解決。不幸的是，這些方法會導(dǎo)致開關(guān)損耗增加和系統(tǒng)效率降低。而在使用碳化硅MOSFET時，只需在柵極和源極之間增加一個二極管電壓鉗位即可解決這一難題。

 

在碳化硅MOSFET的設(shè)計中，如果該振蕩問題是純電感性，降低振蕩方法是將碳化硅MOSFET源極分為電源極和驅(qū)動器源極，鉗位二極管連接碳化硅MOSFET柵極和驅(qū)動器源極之間。

 

當(dāng)然首選方法并使用開爾文源極（Kelvin source）封裝的碳化硅MOSFET，特別在大電流應(yīng)用中。

 

例如，在3.3kW 連續(xù)導(dǎo)通模式（CCM）圖騰PFC中，關(guān)斷電流可以達到25A至30A。CoolSiC IMZA65R048M1H的開通損耗EON比不使用開爾文源極封裝的相同RDS（on）的 TO-247封裝碳化硅MOSFET, IMWA65R048M1H能夠降低三倍。

 

圖3：為避免碳化硅MOSFET的柵極電壓變?yōu)樨撝?，?yīng)考慮使用二極管鉗位、或獨立的端和開爾文源極。

 

實現(xiàn)超過99％的效率

 

在漏極-源極電壓VDS高于50V時，CoolSiC MOSFET輸出電容COSS也比相對應(yīng)的CoolMOS MOSFET更高，CoolSiC MOSFET相對較大輸出電容COSS實際上可以降低關(guān)閉期間的過沖水平。

 

對于這兩種器件技術(shù)，峰值VDS, max設(shè)置為數(shù)據(jù)表極限的80％。CoolMOS需要一個高柵極電阻來滿足要求，這種方法導(dǎo)致上面已經(jīng)提到的效率降低，但CoolSiC設(shè)計則可以不使用這種電阻方案，因而進一步簡化了設(shè)計和布局以及它們的應(yīng)用場景。這種好處取決于設(shè)計人員能否降低電路板寄生參數(shù)的實現(xiàn)。

 

碳化硅MOSFET的QOSS特性也有利于硬開關(guān)和諧振開關(guān)拓撲架構(gòu)。與硅MOSFET相比，碳化硅MOSFET的電荷QOSS降低了75％，因此所需的放電時間更少，這會降低CCM圖騰柱PFC的Eon損耗。

 

而且，雖然CoolMOS CFD/CFD7系列的Qrr比上一代 CoolMOS CFD改進了十倍，但CoolSiC的Qrr參數(shù)再比CoolMOS CFD/CFD7的 Qrr又降低了五到十倍。

 

這意味著，通過使用48mΩCoolSiC器件，對于3.3kW CCM圖騰PFC而言，可以實現(xiàn)99％以上的效率，而在Dual Boost PFC設(shè)計中使用CoolMOS的最佳效率只能達到98.85％的峰值。

 

而且，盡管碳化硅MOSFET成本較高，但如果比較兩種設(shè)計方法的物料清單（BOM），結(jié)果是碳化硅MOSFETSiC解決方案物料清單相對的減少，可提供更具成本競爭力，而效率高達99％的解決方案。

 

 

圖4：即便是107mΩ的CoolSiC CCM圖騰PFC其效率也接近99％，多數(shù)情況下性能都可超過最佳的CoolMOS Dual Boost PFC方案。

 

總結(jié)

 

多年來，盡管硅MOSFET的技術(shù)進步使其在寄生參數(shù)方面取得了顯著改善，但硅的基本物理學(xué)特性仍然在阻礙著其性能的進一步提高，這限制了創(chuàng)新且又簡單的拓撲結(jié)構(gòu)應(yīng)用，因而也阻礙了可持續(xù)綠色高效率的拓撲發(fā)展。

 

本文討論的碳化硅MOSFET技術(shù)在應(yīng)用中同樣也存在挑戰(zhàn)，并非所有碳化硅MOSFET寄生特性都比硅MOSFET為好。但是，這種技術(shù)確實能夠提供許多優(yōu)勢，加上在硬開關(guān)應(yīng)用中的牢固性，使其值得在更高效電源轉(zhuǎn)換應(yīng)用中考慮采用。

 

650V CoolSiC系列的推出令這些優(yōu)勢更加明顯，從而使碳化硅MOSFET技術(shù)在將功率轉(zhuǎn)換效率推向更高極限的同時，在經(jīng)濟方面也更加切實可行。