例如，SAR ADC 使用“快照”算法，由于采用串行方法，因此速度限制為不超過每秒 10 兆次采樣 (MSPS)。當(dāng)使用高分辨率 Δ? ADC 的過采樣算法時，將需要額外的時間來采集多個樣本并求平均，從而生成最高 5 兆赫茲 (MHz) 的 24 位輸出數(shù)據(jù)速率。GSPS 速率遠(yuǎn)遠(yuǎn)超出了 SAR ADC 和 Δ? ADC 的采樣頻率范圍。

 

流水線 ADC 就是應(yīng)對這一超高速 ADC 挑戰(zhàn)的解決方案，能夠在處理多個采樣的同時，仍以 GSPS 的速度將數(shù)據(jù)發(fā)送至其輸出端。

 

本文先簡要比較 Δ?、SAR 和流水線 ADC，接著討論與實現(xiàn)高速轉(zhuǎn)換器輸出相關(guān)的問題，以及為什么流水線 ADC 是這類高速應(yīng)用的理想替代品。然后介紹 Texas Instruments 的兩款流水線 ADC，其中一款強(qiáng)調(diào)精度，另一款則強(qiáng)調(diào)高速度，最后介紹如何開始使用這些 ADC。

 

什么是流水線 ADC？

流水線 ADC 由多個連續(xù)的級組成。第一級采用差分結(jié)構(gòu)，先評估最高有效位 (MSB) 的值，然后調(diào)節(jié)信號，并將其傳遞到下一級進(jìn)行 MSB-1 轉(zhuǎn)換。每個級都與其他級并行執(zhí)行操作（圖 1）。

 

 

在圖 1 中，各級的功能相似，僅解析一位或兩位。每個級都有采樣保持、低分辨率閃速 ADC 和信號調(diào)節(jié)功能。第一級接收樣本，并立即產(chǎn)生 MSB 決策。MSB 數(shù)字值進(jìn)入第一個鎖存器（鎖存器 1）。如果 MSB 決策為 1，則該級將從樣本中減去 MSB 值的電荷。然后，流水線轉(zhuǎn)換器對剩余電荷應(yīng)用 2 倍的增益倍數(shù)。當(dāng)一個級完成其操作時，便將模擬差異傳遞到后續(xù)級。若設(shè)計采用 2 倍增益倍數(shù)，其優(yōu)點在于，第 1 級至第 n 級基本上都是相同的電路。

 

級數(shù)通常與 ADC 位數(shù)相匹配。最終轉(zhuǎn)換輸出會在輸出鎖存器中將每個級的數(shù)字結(jié)果組合起來。該轉(zhuǎn)換過程會造成若干時鐘周期的數(shù)據(jù)延時。

 

ΔΣ、SAR 和流水線 ADC 采樣比較

ΔΣ 轉(zhuǎn)換器使用過采樣算法實現(xiàn)有限脈沖響應(yīng) (FIR) 或無限脈沖響應(yīng) (IIR) 數(shù)字濾波器。在采集多個樣本的過程中，這些濾波器會產(chǎn)生信號輸出延時或延遲，但好處是，能實現(xiàn)極高的分辨率。因此，采集時間比 SAR 或流水線轉(zhuǎn)換器要長，后兩者在每次轉(zhuǎn)換時僅對信號進(jìn)行一次采樣（圖 2）。

 

 

SAR ADC 使用定義的時間采集點渲染了一個輸入信號快照。在使用電荷再分配技術(shù)時，SAR 快速完成零延時轉(zhuǎn)換。流水線轉(zhuǎn)換器使用欠采樣技術(shù)，通過運用電荷再分配技術(shù)以及延遲結(jié)果在輸出端出現(xiàn)的方式，實現(xiàn)了高速轉(zhuǎn)換。這種轉(zhuǎn)換算法會產(chǎn)生數(shù)據(jù)延時。

 

SAR、流水線和 Δ? 轉(zhuǎn)換器之間的延時與轉(zhuǎn)換速度各有不同（圖 3）。

 

 

在圖 3 中，Δ? 轉(zhuǎn)換器對每個轉(zhuǎn)換結(jié)果的多個樣本求平均。Δ? 的平均濾波器通常為 FIR 或 IIR 數(shù)字濾波器。這種多次采樣求平均操作會增加總轉(zhuǎn)換時間。但是可以實現(xiàn)高分辨率，從而形成吞吐時間 / 精度相關(guān)性。

 

SAR 轉(zhuǎn)換器的轉(zhuǎn)換時間包括輸入信號采集時間和轉(zhuǎn)換時間。采集時間允許輸入信號在信號采集實際發(fā)生之前穩(wěn)定下來。吞吐時間是內(nèi)部電荷再分配與連續(xù)的串行數(shù)據(jù)輸出信號（從 MSB 值開始）的組合。

 

利用流水線 ADC，用戶可以使用外部輸入時鐘的上升（或下降）沿啟動樣本采集。為此樣本采集的電荷進(jìn)入第二級，同時轉(zhuǎn)換器捕獲與另一個輸入信號等效的電荷，并且第二級確定 MSB 值。在隨后的外部時鐘上，第二個采集的信號進(jìn)入第二級，同時第一個信號進(jìn)入第三級。在此時鐘周期內(nèi)，將確定第一個采集信號的 MSB-1 和第二個采集信號的 MSB。此過程將隨每個采集的信號繼續(xù)執(zhí)行。當(dāng)輸入信號具有完整的數(shù)字輸出表示時，轉(zhuǎn)換器的輸出級呈現(xiàn)輸入信號的并行表示。

 

這種架構(gòu)帶來的結(jié)果是，流水線 ADC 因為采樣率范圍涵蓋每秒幾兆次到超過 1 GSPS 而廣受歡迎。分辨率范圍則從采樣率較快的 8 位到采樣率較慢的 16 位不等。這些分辨率和采樣率涵蓋了廣泛的應(yīng)用，包括電荷耦合器件 (CCD) 成像、超聲醫(yī)學(xué)成像、數(shù)字接收器、基站、數(shù)字預(yù)校正和數(shù)字視頻。其中一些應(yīng)用非常強(qiáng)調(diào)精度和速度。

 

精密流水線 ADC

精密流水線 ADC 的一個典型實例是 Texas Instruments 的 ADC16DX370，這是一個 16 位、370 MSPS 雙通道流水線 ADC，后跟一個后端 7.4 千兆位 / 秒 (Gb/s) 的 JESD204B 接口。輸入信號為 150 MHz 時，ADC16DX370 的信噪比 (SNR)、無雜散動態(tài)范圍 (SFDR) 和噪聲頻譜密度 (NSD) 分別為滿量程 69.6 分貝 (dBFS)、88 dBFS 和 -152.3 dBFS/Hz。

 

每個 ADC 都有一個輸入緩沖器和一個失衡校正電路，以及帶有內(nèi)部驅(qū)動器的必要參考電壓。集成的輸入緩沖器消除了內(nèi)部開關(guān)采樣電容器的電荷和電荷反沖噪聲。該緩沖器緩解了驅(qū)動放大器、抗混疊濾波器和阻抗匹配要求（圖 4）。

 

 

ADC16DX370 利用低噪聲接收器和時鐘分頻器從 CLKIN 輸入獲得采樣時鐘。輸入時鐘分頻器在整個系統(tǒng)內(nèi)分配高頻時鐘信號，并在 ADC 器件上進(jìn)行本地分頻，以免將通用中頻 (IF) 信號耦合到系統(tǒng)的其他部分。ADC 的核心延時為 12.5 個時鐘周期（圖 5）。

 

 

采樣發(fā)生在 (CLKIN+) − (CLKIN–) 差分信號的上升沿。作為最小內(nèi)核值，數(shù)字輸出代碼在 12.5 個時鐘周期的數(shù)據(jù)延時后可用。CLKIN 輸入分頻器因子為 1、2、4 或 8。

 

ADC16DX370 具有差分時鐘輸入引腳。每個引腳到 DC 的內(nèi)部端接都是一個 50 歐姆 (Ω) 電阻器，可實現(xiàn) 100 Ω 的內(nèi)部總差分端接。時鐘輸入引腳需要外部 AC 耦合。

 

雙流水線 ADC 印刷電路板設(shè)計對于達(dá)到完全性能至關(guān)重要。為了將所有信號充分地路由到器件內(nèi)外，至少需要六層。信號路由層需要相鄰的實心接地平面來控制信號返回路徑，以最大限度減小回路面積，并且微帶線和帶狀線必須仔細(xì)布線，以控制阻抗。若使用電源平面和相鄰的實心接地平面，可控制電源返回路徑。此外，最小化電源平面與接地平面之間的間距可增加分布式去耦并提高性能。

 

ADC16DX370 的目標(biāo)應(yīng)用包括高 IF 采樣接收器、多載波基站接收器，以及用于補(bǔ)充更高分辨率和 370 MSPS 轉(zhuǎn)換速度的多模式和多頻帶接收器。此款 16 位流水線 ADC 還提供了必要的 SNR (69.6 dBFS) 性能，例如，用于區(qū)分小信號與射頻外差式接收器子系統(tǒng)中的背景噪聲。

 

為了幫助設(shè)計人員評估 ADC16DX370，ADC16DX370EVM 評估板與相關(guān)的 High-Speed Data Converter (HSDC) Pro 軟件均支持該 ADC。EVM 附帶了一根 mini-USB 電纜，用于連接 PC。TI 還提供了 TSW16DX370EVM 參考設(shè)計板，可用于評估可用帶寬超過 100 MHz 的接收器 IF 子系統(tǒng)解決方案。

 

高速流水線 ADC

在需要高速度和寬動態(tài)范圍的應(yīng)用中，設(shè)計人員可以轉(zhuǎn)而使用 Texas Instruments 的雙通道 12 位、1 GSPS ADC ADS54J20。該 ADC 的設(shè)計可提供 67.8 dBFS 的高 SNR 和 -157 dBFS/Hz 的本底噪聲。該 ADC 非常適合需要在寬瞬時帶寬上實現(xiàn)最高動態(tài)范圍的應(yīng)用（圖 6）。

 

 

在圖 6 中，ADS54J20 的交錯和抖動算法用于實現(xiàn)具有高 SFDR 的干凈頻譜。該器件還具有多種可編程的抽取濾波選擇，適合需要在寬頻率范圍內(nèi)實現(xiàn)更高 SNR 和 SFDR 的系統(tǒng)。

 

帶通抽取濾波器具有一個數(shù)字混頻器和三個串聯(lián)的 FIR 濾波器，可產(chǎn)生約 134 個輸出時鐘周期的延時，外加一個等于 4 納秒 (ns) 的邏輯門和輸出緩沖器傳播延遲（圖 7）。

 

 

數(shù)字塊、交錯引擎和抽取濾波器（同樣參見圖 6），結(jié)合 1 GHz 高速采樣時鐘頻率，共同構(gòu)成了轉(zhuǎn)換器的延時。

 

ADS54J20 的部分目標(biāo)應(yīng)用包括雷達(dá)和天線陣列、寬帶無線以及電纜調(diào)制解調(diào)器端接系統(tǒng) (CMTS) 和 DOCSIS 3.1 接收器。

 

評估板（在本例中為 ADS54J20EVM）也支持 ADS54J20（圖 8）。

 

 

 

ADS54J20EVM 也可以與 HSDC Pro 軟件一起使用，并附帶一根用于連接 PC 的 mini USB 電纜以及一根電源電纜。

 

總結(jié)

雖然 SAR 和 Δ? ADC 各有所長，但流水線 ADC 才是應(yīng)對超高速 ADC 挑戰(zhàn)的解決方案。流水線 ADC 在處理多個樣本的同時，仍能以每秒數(shù)十萬到每秒千兆個樣本的速度將數(shù)據(jù)發(fā)送到其輸出端。盡管如此，并非所有流水線 ADC 都只強(qiáng)調(diào)速度，如上所述，也可實現(xiàn)更高的精度。

毋庸贅述，流水線 ADC 是高速蜂窩基站、超高速多載波蜂窩基礎(chǔ)設(shè)施基站、電信、數(shù)字預(yù)校正觀測、回程接收器以及其他許多需要高速轉(zhuǎn)換的應(yīng)用的絕佳選擇。