圖1. ADRV9009收發(fā)器相位噪聲測量。使用內(nèi)部LO時,相位噪聲受到IC內(nèi)部PLL/VCO的限制。如果使用低相位噪聲外部LO,可顯著改進(jìn)相位噪聲。
當(dāng)收發(fā)器遇上外部本振,更強(qiáng)的射頻性能get√
發(fā)布時間:2020-12-14 來源:亞德諾半導(dǎo)體 責(zé)任編輯:lina
【導(dǎo)讀】軟件定義無線電是當(dāng)今業(yè)界的主要話題之一。射頻(RF)收發(fā)器在單芯片集成電路中(IC)中提供了完整的無線電解決方案,推動了軟件定義無線電的領(lǐng)域的發(fā)展。ADI 收發(fā)器產(chǎn)品線推出了這類強(qiáng)大的芯片,正快速應(yīng)用于許多通過軟件控制的無線電設(shè)計(jì)中。但是如何獲得較低的相位噪聲仍是使用這些器件需要探索的領(lǐng)域之一。本文評估這些高度集成的射頻集成電路(RFIC)的相位噪聲性能,重點(diǎn)評估提供外部頻率時的情況。
使用外部本振(LO)時對ADI公司 ADRV9009 收發(fā)器進(jìn)行測量表明,當(dāng)使用低噪聲LO時,可顯著改善相位噪聲。從相位噪聲貢獻(xiàn)角度來分析收發(fā)器架構(gòu)。通過一系列測量,殘余或加性相位噪聲被提取為在DAC輸出編程的頻率的函數(shù)。利用該噪聲貢獻(xiàn)以及LO和參考電壓輸入頻率的相位噪聲,可估計(jì)出發(fā)射輸出的總相位噪聲。將這些估計(jì)值與測得的結(jié)果進(jìn)行比較。
動機(jī)
相位噪聲是無線電設(shè)計(jì)中表征信號質(zhì)量的重要指標(biāo)之一。在架構(gòu)定義階段需要進(jìn)行大量工作,確保以經(jīng)濟(jì)的方式滿足相位噪聲需求。
通過分析ADRV9009收發(fā)器的測量結(jié)果,其噪聲性能結(jié)果卻決于所選架構(gòu),不同架構(gòu)結(jié)果差異較大。使用內(nèi)部LO功能時,相位噪聲由IC內(nèi)部的鎖相環(huán)(PLL)和壓控振蕩器(VCO)決定。內(nèi)部LO在設(shè)計(jì)上能滿足大多數(shù)通信應(yīng)用的需求。對于需要改進(jìn)相位噪聲的應(yīng)用,將低相位噪聲源作為外部LO時,可顯著改進(jìn)相位噪聲。
如圖1所示,ADRV9009收發(fā)器在10 kHz至100 kHz頻段相位噪聲改善超過40 dB。以上測量的條件為:對于內(nèi)部LO測量,LO頻率設(shè)置為2.6 GHz, DAC輸出為8 MHz。對于外部LO測量,Rohde & SchwarzSMA100B用作LO源。由于外部LO信號需要經(jīng)過ADRV9009的內(nèi)部分頻器,因此為獲得2.6 GHz的LO頻率,信號源設(shè)置為5.2 GHz。使用Holzworth HA7402相位噪聲分析儀進(jìn)行相位噪聲的測量。
圖1. ADRV9009收發(fā)器相位噪聲測量。使用內(nèi)部LO時,相位噪聲受到IC內(nèi)部PLL/VCO的限制。如果使用低相位噪聲外部LO,可顯著改進(jìn)相位噪聲。
ADRV9009收發(fā)器
ADRV9009是ADI收發(fā)器產(chǎn)品線的新產(chǎn)品。收發(fā)器架構(gòu)如圖2所示。該芯片使用直接變頻架構(gòu),將發(fā)射和接收雙通道收發(fā)鏈路集成在單芯片中。其中包含正交校正、直流失調(diào)和LO泄漏校正等數(shù)字處理算法,這些算法保證了直接變頻架構(gòu)的性能。收發(fā)器提供了射頻(RF)與數(shù)字之間轉(zhuǎn)換的完整功能。支持高達(dá)6GHz的RF頻率,JESD204B接口則為基于ASIC或FPGA的處理器提供高速數(shù)據(jù)接口。
圖2. ADRV9009收發(fā)器功能框圖。
無線電與外部輸入的參考頻率同步。轉(zhuǎn)換器時鐘、LO和數(shù)字時鐘的PLL均會與參考時鐘鎖相。通過外部LO的配置可以繞過內(nèi)部LO PLL。LO路徑的PLL或外部LO輸入與混頻器端口之間有一個分頻器,用于生成直接變頻架構(gòu)所需的正交LO信號。轉(zhuǎn)換器時鐘和LO會直接影響相位噪聲,在評估相位噪聲貢獻(xiàn)因素時我們會對此進(jìn)行進(jìn)一步討論。
檢查相位噪聲貢獻(xiàn)因素
發(fā)射的相位噪聲由多個因素組成。圖3闡明了使用直接變頻波形發(fā)生器架構(gòu)的簡單功能框圖以及主要相位噪聲因素。
圖3. 直接上變頻功能框圖和關(guān)聯(lián)相位噪聲貢獻(xiàn)因素。
在倍頻器或分頻器中,相位噪聲的比例為20logN,其中N是輸入輸出頻率比。
這比例也適用于直接數(shù)字頻率合成器(DDS),其中時鐘噪聲貢獻(xiàn)與DDS輸出頻率的比例為20logN。
要考慮的第二個方面是PLL中的相位噪聲傳遞函數(shù),注入PLL的基準(zhǔn)頻率將作為頻率比例函數(shù)(類似于倍頻器)按比例分配到輸出,但會受環(huán)路帶寬(BW)和所選的環(huán)路濾波器所形成的低通濾波器影響。
將這些原則應(yīng)用于收發(fā)器,可檢查各種噪聲因素的貢獻(xiàn)。注入收發(fā)器的頻率有兩種,即LO頻率和基準(zhǔn)頻率。LO頻率直接影響相位噪聲輸出,但在用于創(chuàng)建混頻器正交LO信號的內(nèi)部分頻器中減少了6 dB?;鶞?zhǔn)頻率貢獻(xiàn)由幾個因素決定。它用于在時鐘PLL中創(chuàng)建DAC時鐘。時鐘輸出上由于基準(zhǔn)頻率而產(chǎn)生的噪聲將與PLL的噪聲傳遞函數(shù)成比例。然后,這種噪聲貢獻(xiàn)再次與DAC時鐘與DAC輸出頻率比成比例。這種效果可以簡化為基準(zhǔn)頻率和DAC輸出頻率的比例,并受PLL BW低通傳遞函數(shù)影響。
接下來,考慮收發(fā)器相位噪聲貢獻(xiàn)。在發(fā)射路徑中,所有電路元件都會產(chǎn)生殘余噪聲,另一個噪聲貢獻(xiàn)是DAC輸出的加性噪聲,它隨DAC輸出頻率而變化。這可以總結(jié)為兩個殘余相位噪聲術(shù)語:頻率相關(guān)噪聲貢獻(xiàn)和頻率無關(guān)噪聲貢獻(xiàn)。頻率相關(guān)噪聲與DAC輸出頻率的比例為20logN。頻率無關(guān)噪聲是固定的,將作為收發(fā)器的相位噪底。
為了提取IC殘余噪聲貢獻(xiàn)作為頻率相關(guān)貢獻(xiàn)因素和頻率無關(guān)貢獻(xiàn)因素的函數(shù)進(jìn)行了一系列相位噪聲測量,如圖4所示。
(a). The Reference Frequency and LO Frequency.
(b). The Transceiver Transmit Output Phase Noise.
(c). The Transceiver Residual Phase Noise.
圖4. 用于提取可變相位噪聲貢獻(xiàn)因素的相位噪聲測量。
用于相位噪聲測量的測試設(shè)置如圖5所示。對于收發(fā)器LO和基準(zhǔn)頻率輸入,分別使用了Rohde & Schwarz SMA100B和100 A。Holzworth HA7402C用作相位噪聲測試設(shè)置。對于絕對相位噪聲測量,將收發(fā)器的發(fā)射輸出注入測試設(shè)置。對于殘余相位噪聲測量,需要三個收發(fā)器,并且將額外的收發(fā)器作為測試設(shè)置中混頻器的LO端口,可從測量中去除基準(zhǔn)頻率和LO頻率的噪聲貢獻(xiàn)。
(a). Absolute Phase Noise Measurement.
(b). Residual Phase Noise Measurement.
圖5. 用于相位噪聲測量的測試設(shè)置。
通過評估圖4的實(shí)測數(shù)據(jù),從收發(fā)器IC中提取了頻率相關(guān)和頻率無關(guān)相位噪聲貢獻(xiàn)因素。估計(jì)值如圖6所示。估計(jì)值來自于對實(shí)測數(shù)據(jù)的擬合結(jié)果以及在偏移頻率大于1 MHz時對相位噪底應(yīng)用的閾值設(shè)置。
圖6. 收發(fā)器殘余相位噪聲貢獻(xiàn)。這些曲線是從圖4的實(shí)測數(shù)據(jù)中提取出來的。
絕對相位噪聲測量和預(yù)測
如前所述通過評估不同相位噪聲貢獻(xiàn),基于DAC輸出頻率以及用于參考和本振的振蕩源,相位噪聲可以通過計(jì)算預(yù)測。實(shí)測和預(yù)測結(jié)果如圖7所示。
(a). DAC Ouput = 12.5 MHz.
(b). DAC Output = 25 MHz.
(c). DAC Output = 50 MHz.
(d). DAC Output = 100 MHz.
圖7. 外部LO的測量相位噪聲與預(yù)測相位噪聲的對比。對于2.6 GHz的收發(fā)器中心頻率,LO設(shè)置為5.2GHz。DAC輸出頻率從12.5 MHz到100 MHz不等。結(jié)果是可預(yù)測的,并表明這種分析方法可以推廣到額外的頻率。
貢獻(xiàn)可通過下式計(jì)算:
LO相位噪聲貢獻(xiàn):使用了圖4測得的LO相位噪聲,并將其降低了6 dB,以對應(yīng)收發(fā)器內(nèi)部的分頻器。
參考相位噪聲貢獻(xiàn):以圖4的實(shí)測參考噪聲作為起始點(diǎn)。收發(fā)器中的時鐘PLL具有幾百kHz的環(huán)路帶寬,因此采用具有類似環(huán)路帶寬的二階低通濾波器來抑制參考噪聲。然后將噪聲按DAC輸出頻率與基準(zhǔn)頻率比的20log進(jìn)行縮減。
IC貢獻(xiàn):使用了圖6的曲線。
測量結(jié)果與預(yù)測結(jié)果非常接近,圖表顯示了哪些貢獻(xiàn)因素控制不同的偏移頻率。在低于5 kHz左右的偏移頻率下,第一個LO占主導(dǎo)地位。在高于1 MHz左右的偏移頻率下,IC殘余噪聲占主導(dǎo)地位。在10 kHz左右至500 kHz左右的中等偏移頻率下,DAC輸出頻率成為一個因素。在較高的DAC輸出頻率下,IC頻率相關(guān)噪聲占主導(dǎo)地位。降低DAC輸出頻率時,IC貢獻(xiàn)減至LO頻率主導(dǎo)性能的那個點(diǎn)。
外部LO考慮因素
探索外部LO用法的設(shè)計(jì)有一些因素值得注意。有兩點(diǎn)可能有所限制:
使用內(nèi)部分頻器時,啟動或切換外部LO時存在相位模糊。內(nèi)部LO包含RF相位同步功能,這是外部LO尚不具備的。
當(dāng)外部LO跳頻時,QEC算法存在一個建立時間,該時間可能在頻率變化后的瞬間以雜散方式影響圖像。
這兩項(xiàng)都導(dǎo)致了多通道系統(tǒng)跨越大于收發(fā)器瞬時帶寬工作的復(fù)雜性。未來的收發(fā)器可能會克服這些限制,但在撰寫本文之際,當(dāng)ADRV9009與外部LO一起使用時,這些復(fù)雜性依然存在。
盡管存在這些復(fù)雜性,仍有許多應(yīng)用可以利用外部LO改進(jìn)相位噪聲。其中包括具有不太嚴(yán)格的動態(tài)跳頻要求的任何單通道或低通道系統(tǒng),或任何具有固定LO頻率的多通道系統(tǒng)。
如窄帶相控陣這種特殊應(yīng)用使用外部LO可以獲得更好的相位噪聲性能。在該應(yīng)用中,使用收發(fā)器作為通用波形發(fā)生器和接收器是切實(shí)可行的,它可以支持各種工作頻率,然后在實(shí)際運(yùn)行或最終的LO實(shí)現(xiàn)中選擇特定的頻段。
對于工作頻帶在收發(fā)器瞬時帶寬內(nèi)的相控陣系統(tǒng),外部LO可以是單一頻率,在這種情況下,使用外部LO結(jié)構(gòu)來構(gòu)建相控陣是一個非常實(shí)用的選擇。在評估系統(tǒng)相位噪聲時,可以選擇一個噪聲遠(yuǎn)遠(yuǎn)小于LO的參考頻率信號。如果將一個公共LO分布到多個收發(fā)器,當(dāng)系統(tǒng)中收發(fā)器數(shù)量增加時,來自IC的噪聲貢獻(xiàn)將降低,直到系統(tǒng)噪聲主要來自于外部LO。該結(jié)論簡化了系統(tǒng)工程噪聲分析。由于噪聲主要由公共LO控制,工程工作可以集中在中央LO設(shè)計(jì)的性能/價格權(quán)衡上。
總結(jié)
現(xiàn)在有一種方法是利用外部LO來預(yù)測ADRV9009收發(fā)器相位噪聲。該方法允許利用DAC輸出頻率的函數(shù)方程來跟蹤參考振蕩器、LO源和收發(fā)器的貢獻(xiàn)。測量結(jié)果與預(yù)測結(jié)果非常吻合,表明該方法也可用于分析使用其他參考源是收發(fā)器的性能。這種方法也很普遍,可以用于任何波形發(fā)生器的設(shè)計(jì)中。
在努力創(chuàng)建低相位噪聲LO源時,使用外部LO測得的相位噪聲性能有明顯的優(yōu)勢。我們的目的是在評估架構(gòu)選項(xiàng)時為系統(tǒng)設(shè)計(jì)人員提供一系列選項(xiàng)。對于使用收發(fā)器外部LO輸入的低相位噪聲應(yīng)用中,該描述為在各種條件下評估系統(tǒng)級相位噪聲奠定了基礎(chǔ)。
在評估系統(tǒng)相位噪聲時,可以選擇噪聲貢獻(xiàn)遠(yuǎn)遠(yuǎn)小于LO的參考頻率源。如果將一個公共LO分布到多個收發(fā)器,當(dāng)系統(tǒng)中收發(fā)器數(shù)量增加時,來自IC的噪聲貢獻(xiàn)將降低,直到系統(tǒng)噪聲主要來自于外部LO。該結(jié)論簡化了系統(tǒng)工程噪聲分析。由于噪聲主要由公共LO控制,工程工作可以集中在中央LO設(shè)計(jì)的性能/價格權(quán)衡上。
在努力創(chuàng)建低相位噪聲LO源時,使用外部LO測得的相位噪聲性能有明顯的優(yōu)勢。我們的目的是在評估架構(gòu)選項(xiàng)時為系統(tǒng)設(shè)計(jì)人員提供一系列選項(xiàng)。對于使用收發(fā)器外部LO輸入的低相位噪聲應(yīng)用中,該描述為在各種條件下評估系統(tǒng)級相位噪聲奠定了基礎(chǔ)。
ADRV9009
●雙發(fā)射器
●雙接收器
●雙輸入共享觀察接收器
●最大接收器帶寬:200 MHz
●最大可調(diào)諧發(fā)射器合成帶寬:450 MHz
●最大觀察接收器帶寬:450 MHz
●全集成的小數(shù) N 射頻合成器
●全集成的時鐘合成器
●適用于射頻 LO 和基帶時鐘的多芯片相位同步
●JESD204B 數(shù)據(jù)路徑接口
●調(diào)諧范圍:75 MHz 至 6000 MHz
(來源:亞德諾半導(dǎo)體)
免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題,請電話或者郵箱聯(lián)系小編進(jìn)行侵刪。
特別推薦
- 克服碳化硅制造挑戰(zhàn),助力未來電力電子應(yīng)用
- 了解交流電壓的產(chǎn)生
- 單結(jié)晶體管符號和結(jié)構(gòu)
- 英飛凌推出用于汽車應(yīng)用識別和認(rèn)證的新型指紋傳感器IC
- Vishay推出負(fù)載電壓達(dá)100 V的業(yè)內(nèi)先進(jìn)的1 Form A固態(tài)繼電器
- 康佳特推出搭載AMD 銳龍嵌入式 8000系列的COM Express緊湊型模塊
- 村田推出3225尺寸車載PoC電感器LQW32FT_8H系列
技術(shù)文章更多>>
- “扒開”超級電容的“外衣”,看看超級電容“超級”在哪兒
- DigiKey 誠邀各位參會者蒞臨SPS 2024?展會參觀交流,體驗(yàn)最新自動化產(chǎn)品
- 提前圍觀第104屆中國電子展高端元器件展區(qū)
- 高性能碳化硅隔離柵極驅(qū)動器如何選型,一文告訴您
- 貿(mào)澤電子新品推薦:2024年第三季度推出將近7000個新物料
技術(shù)白皮書下載更多>>
- 車規(guī)與基于V2X的車輛協(xié)同主動避撞技術(shù)展望
- 數(shù)字隔離助力新能源汽車安全隔離的新挑戰(zhàn)
- 汽車模塊拋負(fù)載的解決方案
- 車用連接器的安全創(chuàng)新應(yīng)用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門搜索