你的位置:首頁 > 電路保護 > 正文

如何判定DDS輸出信號頻譜中的雜散源

發(fā)布時間:2019-11-14 責任編輯:lina

【導讀】直接數(shù)據(jù)頻率合成器(DDS)因能產(chǎn)生頻率捷變且殘留相位噪聲性能卓越而著稱。另外,多數(shù)用戶都很清楚DDS輸出頻譜中存在的雜散噪聲,比如相位截斷雜散以及與相位-幅度轉換過程相關的雜散等。此類雜散是實際DDS設計中的 有限相位和幅度分辨率造成的結果。 
 
直接數(shù)據(jù)頻率合成器(DDS)因能產(chǎn)生頻率捷變且殘留相位噪聲性能卓越而著稱。另外,多數(shù)用戶都很清楚DDS輸出頻譜中存在的雜散噪聲,比如相位截斷雜散以及與相位-幅度轉換過程相關的雜散等。此類雜散是實際DDS設計中的 有限相位和幅度分辨率造成的結果。
 
其他雜散源與集成DAC相關——DAC的采樣輸出產(chǎn)生基波和相關諧波的鏡像頻率。另外,因DAC非理想的開關屬性可能導致低階諧波的功率水平升高。最后一種雜散源是在系統(tǒng)時鐘頻率的基波與任何內(nèi)部分諧波時鐘之間產(chǎn)生的混頻產(chǎn)物。
 
上述雜散噪聲的全部已知來源都可根據(jù)相對于DDS/DAC輸出處基波信號的頻率偏移進行預測。以下內(nèi)容旨在幫助您確定DDS輸出信號頻譜中的雜散源。如果通過改變DDS頻率調(diào)諧字使雜散與DDS/DAC相關,則并不難確定雜散源。這是因為改變調(diào)諧字時,上述所有雜散噪聲的頻率偏移均隨基波變化。
 
如何確定DDS輸出信號頻譜中的雜散源
 
例如,24 MHz基波有一個72 MHz的三階諧波。如果DDS系統(tǒng)時鐘為100 MHz,則三階諧波與系統(tǒng)時鐘的產(chǎn)物會折回到至28 MHz,與基波僅偏移4 MHz。如果基波增加10 KHz至24.010 MHz,則新的后疊積將偏移基波3.97MHz,這是可以提前預測的。
 
如果無論頻率調(diào)諧字如何變化,雜散相對基波的頻率偏移均保持不變,則DDS/DAC不是雜散源。相反,如果雜散相對基波的頻率偏移隨DDS調(diào)諧改變而變化,則DDS/DAC很可能是雜散源。通過確保頻率調(diào)諧字變化包括頻率調(diào)諧字的截斷部分和未截斷部分,可為發(fā)現(xiàn)雜散源帶來方便。截斷部分一般為調(diào)諧字的14位至19位(MSB)。
 
當DDS頻率調(diào)諧字發(fā)生變化時,相對基波(載波)的頻率偏移不發(fā)生改變的雜散一般分為兩類:
要么以某種方式耦合至DDS電源;
要么是驅動DDS的參考時鐘源上的一個元件。
 
注意,如果DDS的內(nèi)部參考時鐘乘法器(PLL)被啟用,則DDS輸出同樣存在相對于基波的固定邊帶雜散,其頻率偏移等于參考時鐘頻率。
 
參考時鐘源雜散
圖1所示為DDS的500 MHz參考時鐘,由一個100 KHz音實現(xiàn)10%的AM調(diào)制。該參考時鐘源是一款Rohde andSchwartz具有調(diào)制功能的SMA信號發(fā)生器。圖1中的灰色線為無調(diào)制條件下的參考時鐘。
 
如何判定DDS輸出信號頻譜中的雜散源
圖1. DDS的500 MHz參考時鐘
(由一個100 kHz音(藍色線)實現(xiàn)10%的AM調(diào)制)
 
 
圖2中,同一100 KHz音以完全相同的頻率偏移傳輸?shù)紻DS/DAC輸出,不受調(diào)諧字頻率影響。圖2中的頻率調(diào)諧字表現(xiàn)出四個相互疊加的不同DDS載波。注意,在全部四個載波改變時,參考時鐘雜散的頻率偏移保持不變;但該雜散的幅度以20 log(x)為單位發(fā)生變化,其中,x為參考時鐘頻率與DDS載波頻率之比。
 
如何判定DDS輸出信號頻譜中的雜散源
圖2. 四個DDS輸出載波表現(xiàn)出100 kHz雜散產(chǎn)生的效應,該雜散對DDS的參考時鐘(500 MHz)進行AM調(diào)制
 
開關電源雜散
圖3和圖4展示了DDS電源上的雜散(如開關電源)與DDS輸出之間的關系。注意,如前所述,在相對于相同的載波變化時,它們也保持相同的固定頻率偏移。
 
如何判定DDS輸出信號頻譜中的雜散源
圖3. 四個DDS輸出載波表現(xiàn)出150 kHz雜散產(chǎn)生的效應,該雜散對DDS的電源進行AM調(diào)制
 
圖4為DDS電源的實際時域,其中,一個150 kHz調(diào)制音施加于DDS電源之上,以仿真電源開關雜散。
 
如何判定DDS輸出信號頻譜中的雜散源
圖4. 150 kHz音(16 mV p-p)通過一個函數(shù)發(fā)生器施加于DDS電源之
 
 
DDS參考時鐘或電源(一般為AVDD)上的雜散會對DDS輸出產(chǎn)生一定的影響。結果,當載波變化時,以載波為中心的邊帶將保持不變。因此,調(diào)諧字發(fā)生變化時,如果在DAC/DDS輸出中觀察到固定雜散,則應檢查參考時鐘源和DDS電源中是否存在雜散。
 
 
 
推薦閱讀:
瑞薩內(nèi)核處理器固有積累,ARM內(nèi)核更開放:魚和熊掌都要!
詳述電路中VCC、VDD、VEE和VSS的區(qū)別
圖文并茂詳解自制電流傳感器過程,收獲滿滿!
解析電壓反饋運算放大器
關于射頻功率放大器,你應該知道的事
要采購開關么,點這里了解一下價格!
特別推薦
技術文章更多>>
技術白皮書下載更多>>
熱門搜索
?

關閉

?

關閉