【導(dǎo)讀】芯片工作過程中,由于負(fù)載發(fā)生變化,導(dǎo)致芯片電源網(wǎng)絡(luò)的供電電壓和電流發(fā)生變化,可能會(huì)出現(xiàn)芯片供電電壓低于TImingsignoff corner的最小電壓的情況,影響芯片的時(shí)序。
芯片工作過程中,由于負(fù)載發(fā)生變化,導(dǎo)致芯片電源網(wǎng)絡(luò)的供電電壓和電流發(fā)生變化,可能會(huì)出現(xiàn)芯片供電電壓低于TImingsignoff corner的最小電壓的情況,影響芯片的時(shí)序。
芯片采用電壓調(diào)整模塊(VoltageRegulator Module, VRM)的供電方式,其結(jié)構(gòu)有兩種:on-dieVRM,off-dieVRM(見圖1)。
圖1. On-die/off-die供電結(jié)構(gòu)示意圖
對(duì)于負(fù)載電流大、輸入電壓低、需要快速喚醒的芯片而言,在芯片供電設(shè)計(jì)方面,大多數(shù)設(shè)計(jì)會(huì)選擇on-dieVRM的供電方式。但相對(duì)于采用off-dieVRM供電的芯片,on-dieVRM供電的芯片電源電壓更容易受到負(fù)載變化的影響。在一個(gè)采用on-dieVRM供電的芯片中,當(dāng)芯片進(jìn)行工作模式切換時(shí),在最初的幾個(gè)時(shí)鐘周期,由于芯片工作電流急劇增加,芯片內(nèi)部的Decap等電容器件容值小,板級(jí)大電容放電的傳輸鏈路長,不能釋放足夠的電荷來維持當(dāng)前的電壓,VRM的輸出電壓被拉低到SScorner電壓以下。為保證在極限低壓情況下芯片設(shè)計(jì)的可靠性,需要對(duì)TImingsignoff沒有變電壓覆蓋的場(chǎng)景進(jìn)行評(píng)估和分析。
變電壓掃描分析
變電壓分析的方式主要有兩種:第一種方式是增加STA分析的corner以覆蓋更多電壓。這種方式時(shí)序路徑覆蓋全面,但需要對(duì)未覆蓋的電壓節(jié)點(diǎn)進(jìn)行重新K庫,耗費(fèi)大量的時(shí)間和硬件資源,實(shí)現(xiàn)起來成本較高;第二種方式是通過SPICE對(duì)芯片中的時(shí)序關(guān)鍵路徑仿真分析,修改仿真電壓可以快速得到時(shí)序關(guān)鍵路徑在未覆蓋場(chǎng)景的時(shí)序信息,但時(shí)序路徑覆蓋有限。在時(shí)間和機(jī)器資源有限的情況下,芯片設(shè)計(jì)人員大多會(huì)傾向于選擇第二種方式先快速看到芯片可能存在的可靠性問題。傳統(tǒng)使用SPICE仿真分析關(guān)鍵路徑的時(shí)序的流程需要設(shè)計(jì)者完成時(shí)序路徑SPICE網(wǎng)表生成、為SPICE網(wǎng)表添加激勵(lì)、量測(cè)時(shí)序信號(hào)、對(duì)結(jié)果數(shù)據(jù)進(jìn)行統(tǒng)計(jì)分析等多個(gè)步驟。這個(gè)流程復(fù)雜,需處理的數(shù)據(jù)眾多,需要設(shè)計(jì)者同時(shí)熟悉SPICE電路仿真、數(shù)字設(shè)計(jì)靜態(tài)時(shí)序分析、仿真量測(cè)數(shù)據(jù)統(tǒng)計(jì)分析三方面的知識(shí),對(duì)設(shè)計(jì)者能力要求較高。為簡(jiǎn)化關(guān)鍵路徑SPICE分析流程,降低技術(shù)門檻,華大九天開發(fā)了高精度時(shí)序仿真分析工具ICExplorer-XTIme,為設(shè)計(jì)者提供了一套全自動(dòng)時(shí)序關(guān)鍵路徑仿真分析方案。
圖2. ICExplorer-XTIme特色功能
ICExplorer-XTime的流程是讀取設(shè)計(jì)數(shù)據(jù)、工藝模型、標(biāo)準(zhǔn)單元庫電路網(wǎng)表、寄生參數(shù)、要仿真的時(shí)序關(guān)鍵路徑時(shí)序報(bào)告,自動(dòng)產(chǎn)生時(shí)序路徑的仿真網(wǎng)表及激勵(lì),調(diào)取EmpyreanALPS仿真引擎進(jìn)行仿真,收集仿真結(jié)果并以圖表的形式呈現(xiàn)。流程自動(dòng)化高、易于上手。由于內(nèi)置的EmpyreanALPS仿真器相比同類型仿真器具有更快的仿真求解速度,在仿真時(shí)間上也有明顯的速度優(yōu)勢(shì)。 在下面的on-dieVRM供電芯片電壓掃描應(yīng)用中,ICExplorer-XTime調(diào)用EmpyreanALPS對(duì)1000條時(shí)序路徑在12個(gè)電壓節(jié)點(diǎn)下進(jìn)行時(shí)序仿真,在TrueSPICE的精度下,使用16線程加速,僅耗時(shí)6小時(shí)。通過對(duì)關(guān)鍵路徑進(jìn)行變電壓掃描,可以得到關(guān)鍵路徑在各個(gè)電壓點(diǎn)下的時(shí)序表現(xiàn),如每個(gè)clockgroup的Worstsetup slack(見圖3)以及Maxfrequency結(jié)果統(tǒng)計(jì)(見圖4)以及它們隨電壓的變化趨勢(shì)等。
圖3. Worst setup slackfrom 0.86v to 1.08v
以圖3為例,隨著供電電壓的降低,高頻時(shí)鐘域clock_group_0和clock_group_1相較低頻時(shí)鐘域clock_group_2和clock_group_3,setupslack惡化的速度更快。在SScorner基礎(chǔ)上降壓10%后,高頻時(shí)鐘域的setupWNS達(dá)到了-3ns左右,而低頻時(shí)鐘域的setupWNS在-1ns以內(nèi)。
圖4. Max frequencyfrom 0.8v to 1.08v
反映在電路頻率上,如圖4所示,clock_group_0和clock_group_1的最高頻率降低了約30%。根據(jù)同類項(xiàng)目的測(cè)試數(shù)據(jù),在工作模式切換時(shí),芯片VRM輸出電壓最大壓降在8%。在此電壓條件下,參考XICExplorer-XTime的電壓掃描結(jié)果,高頻時(shí)鐘域中部分路徑的時(shí)序是不滿足要求的,為了保證芯片在極限工況下的可靠性,在芯片設(shè)計(jì)過程中需要為高頻時(shí)鐘域的時(shí)序路徑預(yù)留更多的時(shí)序余量。
結(jié)束語
在實(shí)際的工程應(yīng)用中,ICExplorer-XTime提供的電壓掃描功能很好地滿足了用戶對(duì)時(shí)序路徑進(jìn)行多電壓分析的需求,可廣泛應(yīng)用于芯片升壓提頻分析,芯片降壓后的性能分析以及極限低壓下電路功能檢查等使用場(chǎng)景。同時(shí)基于SPICE仿真,ICExplorer-XTime還有很多其它的擴(kuò)展功能,例如老化分析,蒙特卡洛仿真等,可進(jìn)一步滿足芯片時(shí)序路徑的多樣化分析需求。
免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題,請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀:
“大考”之下,汽車測(cè)試技術(shù)如何高質(zhì)量“交卷”?
由AI驅(qū)動(dòng)的電動(dòng)汽車云連接電池管理系統(tǒng)
兆易創(chuàng)新:進(jìn)軍模擬芯片,瞄準(zhǔn)電源芯片PMIC和DC/DC等