【導(dǎo)讀】在高頻電路設(shè)計(jì)中，經(jīng)常會(huì)用到AC耦合電容，要么在芯片之間加兩顆直連，要么在芯片與連接器之間加兩顆?？此坪唵危磺卸家?yàn)樾盘柕母咚俣煌?。信號的高速傳輸使這顆電容變得不“理想”，這顆電容沒有設(shè)計(jì)好，就可能會(huì)導(dǎo)致整個(gè)項(xiàng)目的失敗。因此，對高速電路而言，這顆AC耦合電容沒有優(yōu)化好將是“致命”的。
正確理解AC耦合電容
在高頻電路設(shè)計(jì)中，經(jīng)常會(huì)用到AC耦合電容，要么在芯片之間加兩顆直連，要么在芯片與連接器之間加兩顆。看似簡單，但一切都因?yàn)樾盘柕母咚俣煌?。信號的高速傳輸使這顆電容變得不“理想”，這顆電容沒有設(shè)計(jì)好，就可能會(huì)導(dǎo)致整個(gè)項(xiàng)目的失敗。因此，對高速電路而言，這顆AC耦合電容沒有優(yōu)化好將是“致命”的。
下面筆者依據(jù)之前的項(xiàng)目經(jīng)驗(yàn)，盤點(diǎn)分析一下我在這顆電容的使用上遇到的一些問題。
最開始要先明白AC耦合電容的作用。一般來講，我們用AC耦合電容來提供直流偏壓，就是濾出信號的直流分量，使信號關(guān)于0軸對稱。既然是這個(gè)作用，那么這顆電容是不是可以放在通道的任何位置呢？這就是筆者最初做高頻電路時(shí)，在這顆電容使用上遇到的第一個(gè)問題——AC耦合電容到底該放在哪。
這里拿一個(gè)項(xiàng)目中常遇到的典型通路來分析。
圖1：AC耦合電容典型通路
在低速電路設(shè)計(jì)中，這顆電容可以等效成理想電容。而在高頻電路中，由于寄生電感的存在以及板材造成的阻抗不連續(xù)性，實(shí)際上這顆電容不能看作是理想電容。這里信號頻率2.5G，通道長度4000mil，AC耦合電容的位置分別在距離發(fā)送端和接收端200mil的位置。我們看一下仿真出的眼圖的變化。
圖2：AC耦合電容靠近發(fā)送端的眼圖
圖3：AC耦合電容靠近接收端的眼圖
顯然，這顆AC耦合電容靠近接收端的時(shí)候信號的完整性要好于放在發(fā)送端。我的理解是這樣的，非理想電容器阻抗不連續(xù)，信號經(jīng)過通道衰減后反射的能量會(huì)小于直接反射的能量，所以絕大多數(shù)串行鏈路要求這顆AC耦合電容放在接收端。但也有例外，筆者之前做板對板連接時(shí)遇到過這個(gè)問題，查PCIE規(guī)范發(fā)現(xiàn)如果是兩個(gè)板通常放置在發(fā)送端上，此時(shí)還利用到了AC耦合電容的另外一個(gè)作用——過壓保護(hù)。比如說SATA，所以通常要求靠近連接器放置。
解決了放置的問題，另一個(gè)困擾大家的就是容值的選取了。這樣說，我們的整個(gè)串行鏈路等效出的電阻R是固定的，那么AC耦合電容C的選取將會(huì)關(guān)系到時(shí)間常數(shù)（RC），RC越大，過的直流分量越大，直流壓降越低。既然這樣，AC耦合電容可以無限增大嗎？顯然是不行的。
圖4：AC耦合電容增大后測量到的眼圖
同樣的位置，與圖3相比可以看出增大耦合電容后，眼高變低。原因是“高速”使電容變的不理想。感應(yīng)電感會(huì)產(chǎn)生串聯(lián)諧振，容值越大，諧振頻率越低，AC耦合電容在低頻情況下呈感性，因此高頻分量衰減增大，眼高變小，上升沿變緩，相應(yīng)的JITTER也會(huì)增大。
通常建議AC耦合電容在0.01uf~0.2uf之間，項(xiàng)目中0.1uf比較常見。推薦使用0402的封裝。
最后，解決了以上兩個(gè)問題，再從PCB設(shè)計(jì)上分析一下這顆電容的優(yōu)化設(shè)計(jì)。實(shí)際在項(xiàng)目中，與AC耦合電容的位置、容值大小這些可見因素相比，更加難以捉摸的是板材本身（包括焊盤的精度、銅箔的均勻度等）以及焊盤處的寄生電容對信號完整性的影響。我們知道，高頻信號必須沿著有均勻特征阻抗的路徑傳播，如果遇到阻抗失配或者不連續(xù)的情況時(shí)，部分信號會(huì)被反射回發(fā)射端，造成信號的衰減，影響信號的完整性。項(xiàng)目中，這種情況通常會(huì)出現(xiàn)在焊盤或者是板載連接器處。筆者最初涉及的高速電路設(shè)計(jì)時(shí)，經(jīng)常遇到這個(gè)問題。
解決這個(gè)問題要從兩個(gè)方面入手。首先在板材的選取上，我們在應(yīng)用中通常選用高性能的ROGERS板材，羅杰斯的板材在銅箔厚度的控制上非常精確，均勻的銅箔覆蓋大大降低了阻抗的不連續(xù)性；然后在消除焊盤處的寄生電容上，業(yè)內(nèi)常見的辦法是在焊盤處做隔層處理（挖空位于焊盤正下方的參考平面區(qū)域，在內(nèi)層創(chuàng)建銅填充），通過增大焊盤與其參考平面（或者是返回路徑）之間的距離，減小電容的不連續(xù)性。在筆者的項(xiàng)目中多采用介質(zhì)均勻、銅箔寬度控制精確的ROGERS板材也有效提高了焊盤的加工精度。
通過仿真對比一下ROGERS板材做精確隔層處理前后的信號完整性。
圖5：做隔層處理前的TDR
圖6：做隔層處理后的TDR
圖5圖6對比，發(fā)現(xiàn)未處理之前阻抗的跳躍很明顯，隔層處理后的阻抗改善很多，幾乎沒有任何階躍與不連續(xù)。
圖7：做隔層處理前的回波損耗
圖8：做隔層處理后的回波損耗
圖7圖8對比，在用ROGERS板材做隔層處理之后，相比未做隔層處理回波損耗下降到-30dB之內(nèi)，大大降低了回波損耗，保證了信號傳輸?shù)耐暾?/div>
綜上，想要搞定高頻電路中這顆“致命”的AC耦合電容，不僅要做足電路設(shè)計(jì)上的功課，同時(shí)，選擇性能更好的高頻PCB板材料會(huì)讓你事半功倍。
匹配電路的電感選擇
對高頻電路而言，電路之間的電感匹配很重要。電感匹配是指在信號的傳輸線路上，讓發(fā)送端電路的輸出阻抗與接收端電路的輸入阻抗一致，匹配后，可以最大限度地把發(fā)送端的電力傳送到接收端。
匹配電路使用電容器和電感器，但是實(shí)際的電容器和電感器與理想的元件不同，有損耗。表示該損耗的有Q值。Q值越大，表示電容器和電感器的損耗就越小。
電感的Q值與高頻電路的損耗
匹配電路中使用的電感器的Q值的大小，對高頻電路的損耗也會(huì)產(chǎn)生影響。
為了確認(rèn)此事，我們采用了村田的SAW濾波器 (通頻帶800MHz頻段) 和RF電感，在匹配電路中換裝Q值不同的RF電感，測量和比較了SAW濾波器的插入損耗。
圖9表示電路圖。此次的電路，雖說是匹配電路，但是只有一個(gè)RF電感器。
圖9: SAW濾波器與匹配電路
圖10表示此次進(jìn)行了換裝的RF電感的Q值的頻率特性，表1表示結(jié)構(gòu)、尺寸、Q值 (800MHz時(shí)的Typ.值)
圖10: RF電感的Q值比較 (均為7.5nH)
表1 RF電感的比較
※圖10的圖表是采用村田提供的設(shè)計(jì)輔助工具SimSurfing表示的。
換裝匹配電路的RF電感時(shí)的SAW濾波器的整體特性見圖11，通頻帶特性見圖12。
圖11: SAW濾波器的整體特性
圖12: SAW濾波器的通頻帶特性
從圖12的通頻帶特性來看，可以確認(rèn)SAW濾波器的插入損耗因所使用的RF電感而異。高頻電路的這種水平的損耗越來越重要。
從此次的實(shí)驗(yàn)結(jié)果可知，RF電感的Q值越大 (損耗越小) ，SAW濾波器的插入損耗就越小。也就是說，電感器損耗的大小就是包括匹配電路在內(nèi)的SAW濾波器損耗的大小。
請注意，使用的高頻元件 (此次為SAW濾波器) 、匹配電路、頻段等不同，損耗也將各異。
電感的偏差與對匹配電路的影響
另外，實(shí)際的電感器的阻抗值為1.0nH、1.1nH、1.2nH之類的不連續(xù)值。進(jìn)行匹配時(shí)，有時(shí)必須采用細(xì)致的常數(shù)步驟進(jìn)行微調(diào)。同時(shí)，阻抗值的偏差 (標(biāo)準(zhǔn)離差) 會(huì)變成匹配的標(biāo)準(zhǔn)離差，為了滿足必要特性，有時(shí)需要偏差小的電感器。村田的電感器當(dāng)中，薄膜型LQP系列最符合細(xì)致的常數(shù)步驟和偏差小的要求。
根據(jù)以上情況，有必要對SAW濾波器的整合回路RF電感的Q特性、偏差值、尺寸、成本等方面，進(jìn)行比較討論之后做出選擇。在貼裝空間有剩余的情況下，Q值偏高的卷線電感LQW15/LQW04為最佳選擇。此外，貼裝空間有所限制的情況下，小尺寸0603、擁有較高Q值的LQP03HQ/LQP03TN_02為最佳選擇。
推薦閱讀：
