你的位置:首頁 > 電源管理 > 正文

關(guān)斷柵極電壓欠沖對(duì)SiC MOSFET導(dǎo)通行為的影響

發(fā)布時(shí)間:2022-09-20 來源:英飛凌 責(zé)任編輯:wenwei

【導(dǎo)讀】本文探討了關(guān)斷時(shí)發(fā)生的柵極電壓欠沖對(duì)導(dǎo)通開關(guān)特性的影響。這種影響來自于閾值電壓的遲滯效應(yīng),指柵偏壓變化時(shí),閾值電壓的完全可恢復(fù)瞬態(tài)偏移。閾值電壓的遲滯效應(yīng)是由半導(dǎo)體-絕緣體界面缺陷中,電荷的短期俘獲和釋放引起的。因此,關(guān)斷時(shí)的柵極電壓欠沖會(huì)對(duì)碳化硅(SiC)MOSFET的開關(guān)特性產(chǎn)生影響。


我們?cè)趹?yīng)用條件下,使用雙脈沖測(cè)量進(jìn)行研究。研究結(jié)果表明,關(guān)斷柵極電壓欠沖對(duì)閾值電壓遲滯效應(yīng)的影響與恒定的關(guān)斷柵極電壓相同,進(jìn)而會(huì)對(duì)導(dǎo)通開關(guān)特性產(chǎn)生影響。然而,似乎只有在違背數(shù)據(jù)手冊(cè)所定義的最小瞬態(tài)電壓的邊界條件時(shí),這種影響才有意義。


1 引言


在現(xiàn)代電力電子系統(tǒng)中使用SiC MOSFET,需要電路開發(fā)人員處理硅基功率器件聞所未聞的器件特性。閾值電壓遲滯效應(yīng)就是這樣的特性之一。文獻(xiàn)表明,這種由關(guān)斷柵極電壓所觸發(fā)的效應(yīng),會(huì)大大影響SiC MOSFET的開通特性[2][4][9][10] [11]。例如,[2]證明了,雖然跨導(dǎo)不受影響,但導(dǎo)通過程中的閾值電壓和米勒電壓同時(shí)依賴于關(guān)斷柵極電壓。該試驗(yàn)還強(qiáng)調(diào),雖然柵源電荷在導(dǎo)通期間幾乎不受關(guān)斷柵極電壓的影響,但當(dāng)關(guān)斷柵極電壓從-3V降低到-7V時(shí),米勒電荷增加了大約5%。


這一分析在[4]所報(bào)告的研究結(jié)果中得到了證實(shí)。除了[2],我們還可以通過[4]清楚地看出,利用這種效應(yīng),有助于降低開通時(shí)的能量損耗。關(guān)斷柵極電壓對(duì)SiC MOSFET的開通行為有很大影響。與具體使用的器件技術(shù)無關(guān),因此必須在設(shè)計(jì)階段就考慮到這一點(diǎn)[4]。


為此,從原則上來看,我們之前報(bào)告的[2]研究十分簡潔明了,并對(duì)該效應(yīng)進(jìn)行了深入的理論性描述,因此,可以供電路設(shè)計(jì)人員使用。但是,該分析只討論了恒定關(guān)斷柵極電壓的影響,并沒有涵蓋更快的動(dòng)態(tài)變化,例如,柵極電壓欠沖。


因此,在本研究中,我們將重點(diǎn)關(guān)注,在閾值電壓遲滯的背景下,柵極電壓欠沖對(duì)SiC MOSFET開關(guān)特性的影響。


2 實(shí)驗(yàn)設(shè)置


本研究補(bǔ)充了[2]所報(bào)告的研究結(jié)果,[2]所討論的雙脈沖測(cè)量,是在240Ω的高外部柵極電阻下進(jìn)行的,從而可以忽略電路中寄生元件的影響。其測(cè)量結(jié)果可以直接追溯到SiC MOSFET芯片技術(shù)的物理特性。然而,由于開關(guān)速度低,不能立即得出其與類似應(yīng)用條件的相關(guān)性。


本研究對(duì)此進(jìn)行了補(bǔ)充,我們?cè)诘湫蛻?yīng)用條件下(VDD=800V,ID=20A,T=25℃),使用采用TO247-4封裝的1200V SiC MOSFET進(jìn)行了雙脈沖測(cè)量(見圖2)。


SiC MOSFET的開關(guān)特性(特別是在高開關(guān)速度下)很大程度上取決于測(cè)量電路的寄生元件及其封裝。因此,在這項(xiàng)研究中,有必要減少所測(cè)電路的寄生影響。否則,這些影響可能會(huì)對(duì)SiC MOSFET電氣行為產(chǎn)生誤導(dǎo)性的解釋。因此,我們使用了雜散電感為6.5nH的低電感設(shè)置。


圖1為測(cè)量設(shè)置的等效電路圖,圖2為測(cè)量設(shè)置圖。


1.png

圖1:雙脈沖設(shè)置的等效電路圖


與傳統(tǒng)的高電感設(shè)置相比,這種低電感設(shè)置不采用母線軌,而是采用低ESL直流母線陶瓷電容器。


2.png

圖2:具有可調(diào)雜散電感的定制雙脈沖設(shè)置


如前所述,除了測(cè)量電路之外,快速開關(guān)SiC MOSFET的開關(guān)特性也在很大程度上受到封裝的影響。因此,本研究使用了TO247-4引線封裝(見圖3)。該封裝帶有一個(gè)輔助源極引腳和一根雜散電感約為4.5nH的源極鍵合線。


3.png

圖3:采用TO247-4封裝的1200V SiC MOSFET


3 結(jié)果與討論


本節(jié)的第一部分說明了應(yīng)用中的柵極電壓欠沖的含義和來源;第二部分解釋了電路設(shè)計(jì)人員該如何評(píng)估柵極電壓欠沖是否會(huì)影響SiC-MOSFET的開關(guān)特性;在最后一節(jié),探討了柵極電壓欠沖對(duì)開關(guān)能量損耗以及器件熱行為的影響。


3.1 柵極電壓特性


圖4清楚地顯示了,外部柵極電阻分別為1Ω和10.1Ω時(shí),關(guān)斷測(cè)量脈沖期間,柵極電壓隨時(shí)間的變化。驅(qū)動(dòng)器的關(guān)斷柵極電壓被設(shè)為-5V。


4.png

圖4:關(guān)斷測(cè)量脈沖期間,柵極電壓隨時(shí)間的變化

(T =25°C)


外部柵極電阻為10.1Ω時(shí),被測(cè)器件的柵極電壓沒有明顯的欠沖;相比之下,外部柵極電阻為1Ω時(shí),被測(cè)器件的最小觀測(cè)柵極電壓約為-10.5V,持續(xù)時(shí)間為幾納秒。


在不同的外部柵極電阻下,重復(fù)這些測(cè)量,并確定測(cè)得的最小關(guān)斷柵極電壓。


圖5所示的結(jié)果表明,最小柵極電壓在很大程度上受到外部柵極電阻的影響,并且柵極電壓欠沖可低于靜態(tài)關(guān)斷電壓5V。


5.png

圖5:關(guān)斷測(cè)量脈沖期間,柵極電壓與RG,ext的關(guān)系


這意味著SiC MOSFET被施加的最小關(guān)斷柵極電壓不僅與驅(qū)動(dòng)電壓有關(guān),還取決于關(guān)斷期間柵極電壓的額外欠沖。


該柵極電壓欠沖的幅度可以根據(jù)等式(1)計(jì)算:


6.png


在等式(1)中,20.png表示柵極環(huán)路的諧振頻率,具體由等式(2)計(jì)算而得:


7.png


在該等式中,LS為輔助源極鍵合線和引腳的電感,LG為柵極鍵合線和引腳的電感,LStray為柵極驅(qū)動(dòng)電路的雜散電感。


阻尼因子19.png可以通過內(nèi)部柵極電阻RINT和外部柵極電阻RG,EXT,按照等式(3)計(jì)算:


8.png


最后,可以使用等式(5),計(jì)算角本征頻率18.png


9.png


假設(shè)有一個(gè)阻尼因子為0的理想的諧振器,則相對(duì)柵極電壓過沖可以使用等式(6)計(jì)算:


10.png


該實(shí)驗(yàn)的結(jié)果表明,在應(yīng)用中可能會(huì)出現(xiàn)柵極電壓欠沖。但必須注意,這些柵極電壓欠沖是由所使用的SiC MOSFET和柵極驅(qū)動(dòng)電路之間的相互作用造成的,不能只是追溯到所用的SiC MOSFET的電氣特性。


然而,如前所述,電路設(shè)計(jì)人員應(yīng)確保柵極電壓欠沖不超過數(shù)據(jù)手冊(cè)所給出的最大瞬態(tài)電壓限制,并忽略其對(duì)導(dǎo)通開關(guān)特性的影響。


從理論的角度來看,電荷預(yù)計(jì)可以在幾納秒內(nèi)被俘獲。利用超快速的測(cè)量,數(shù)項(xiàng)研究提出了在柵偏壓變化的幾分之一微秒內(nèi),閾值電壓的變化[9][10] [11]。這些結(jié)果與無輻射多聲子模型[12]一致,該模型將電荷俘獲描述為,影響閾值電壓的、在統(tǒng)計(jì)上獨(dú)立的疊加電荷轉(zhuǎn)移反應(yīng)。相關(guān)的俘獲和釋放時(shí)間常數(shù)可以非常低,以至于在欠沖時(shí)間內(nèi),觸發(fā)相當(dāng)大的閾值電壓偏移。


因此,預(yù)計(jì)哪怕是在幾納秒范圍內(nèi)、非常短的關(guān)斷柵極電壓欠沖(見圖4),也會(huì)由于遲滯效應(yīng),導(dǎo)致閾值電壓偏移,并可能對(duì)開通瞬變產(chǎn)生很大影響。


這種效應(yīng)鮮為人知,現(xiàn)有文獻(xiàn)中也沒有關(guān)于它的詳細(xì)描述。因此,我們將在下一節(jié)探討關(guān)斷期間的柵極電壓欠沖是否會(huì)影響SiC MOSFET的導(dǎo)通行為。


3.2 開關(guān)瞬變


我們?cè)谏弦还?jié)探討了應(yīng)用中柵極電壓欠沖的含義和來源;并證明了在非??斓拈_關(guān)速度下,可能會(huì)出現(xiàn)低于靜態(tài)關(guān)斷柵極電壓5V的柵極電壓欠沖。


本節(jié)將介紹和探討,柵極電壓欠沖對(duì)后續(xù)導(dǎo)通開關(guān)特性的影響所產(chǎn)生的結(jié)果。


圖6顯示了柵極關(guān)斷電壓分別為0V和-5V、外部柵極電阻為10.1Ω時(shí),器件的漏極電流和漏極電壓隨時(shí)間的變化。如圖4所示,在這個(gè)外部柵極電阻下,沒有觀察到柵極電壓欠沖。


11.png

圖6:漏極電流和漏極電壓與時(shí)間的關(guān)系

(RG,ext=10 Ω)


由于存在遲滯效應(yīng),與在0V關(guān)斷柵極電壓下進(jìn)行的測(cè)量相比,在-5V關(guān)斷驅(qū)動(dòng)電壓下,被測(cè)器件的閾值電壓明顯降低。


根據(jù)[2][4],在-5V關(guān)斷驅(qū)動(dòng)電壓下,開通瞬態(tài)電流應(yīng)該明顯更高。然而,如圖6所示,只要驅(qū)動(dòng)電壓保持高于-5V,則恒定關(guān)斷柵極電壓的影響就可以忽略不計(jì)。


如圖4所示,如果缺少適當(dāng)?shù)臇艠O電路設(shè)計(jì),柵極電壓欠沖就可能會(huì)明顯低于-5V。例如,7Ω的外部柵極電阻和-5V的驅(qū)動(dòng)電壓,會(huì)導(dǎo)致柵極電壓最低達(dá)到-7V;而1Ω的外部柵極電阻和-5V的驅(qū)動(dòng)電壓,會(huì)導(dǎo)致柵極電壓最低達(dá)到-10.5V。


相應(yīng)的開關(guān)特性見圖7和圖8。


12.png

圖7:漏極電流和漏極電壓與時(shí)間的關(guān)系

(RG,ext=7 Ω)


這些導(dǎo)通開關(guān)特性表明,在有柵極電壓欠沖的兩個(gè)實(shí)驗(yàn)中,關(guān)斷柵極電壓為-5V時(shí),被測(cè)器件具有明顯更高的漏極電流斜率。在未觀察到柵極電壓欠沖的測(cè)量中,測(cè)量結(jié)果沒有顯示出這種差異,這表明額外的關(guān)斷柵極電壓欠沖,會(huì)影響導(dǎo)通開關(guān)特性。


13.png

圖8:漏極電流和漏極電壓隨時(shí)間的變化

(RG,ext=1 Ω)


這些結(jié)果表明,由觀察到的開關(guān)瞬態(tài)顯著增加可知,閾值電壓遲滯效應(yīng)可由柵極電壓欠沖觸發(fā)。


這些結(jié)果通過提取開關(guān)瞬變得到了進(jìn)一步的強(qiáng)調(diào)。圖9顯示了相應(yīng)的漏極電流斜率,圖10顯示了被測(cè)器件在柵極關(guān)斷電壓為0V和-5V時(shí),對(duì)應(yīng)的漏極電壓斜率和外部柵極電阻的關(guān)系。


考慮到關(guān)斷柵極電壓必須低于-5V,因此,可以認(rèn)為,在關(guān)斷柵極電壓為0V時(shí)進(jìn)行的測(cè)量中,開關(guān)瞬態(tài)不受滯后效應(yīng)的影響。相比之下,如圖9和圖10所示,在關(guān)斷柵極電壓為-5V和外部柵極電阻產(chǎn)生柵極電壓欠沖時(shí)進(jìn)行的測(cè)量中,開關(guān)瞬態(tài)速度顯著增加。


外部柵極電阻為6.7Ω時(shí),關(guān)斷柵極電壓約為-7V,處于數(shù)據(jù)手冊(cè)中給出的最大瞬態(tài)柵極電壓的范圍內(nèi)。在這種情況下,可以觀察到漏極電流斜率從5.5 A/ns增加到6A/ns,漏極電壓斜率從53V/ns,增加到60V/ns。


總而言之,這些結(jié)果表明,柵極電壓欠沖可能會(huì)觸發(fā)閾值電壓滯后效應(yīng),從而降低閾值電壓,并導(dǎo)致更快的導(dǎo)通開關(guān)瞬態(tài)。但必須注意,這種效應(yīng)只與漏極電壓斜率大于40V/ns的、非??斓拈_關(guān)速度有關(guān)。


14.png

圖9:漏極電流斜率與外部柵極電阻的關(guān)系


15.png

圖10:漏極電壓斜率與外部柵極電阻的關(guān)系


3.3 開關(guān)能量


除了主要與柵極驅(qū)動(dòng)器設(shè)計(jì)和電磁兼容性問題相關(guān)的開關(guān)瞬態(tài)外,電路設(shè)計(jì)人員在設(shè)計(jì)冷卻系統(tǒng)時(shí),還必須考慮熱損耗。對(duì)于這一點(diǎn),本研究證實(shí)了從文獻(xiàn)[4]中了解到的情況,即遲滯效應(yīng)可能會(huì)由于更快的開關(guān)瞬態(tài),而大大降低導(dǎo)通能量損失。


這種效應(yīng)見圖11。該圖顯示了,在關(guān)斷柵極電壓分別在0V和-5V時(shí),進(jìn)行的開關(guān)測(cè)量中,導(dǎo)通能量損耗與外部柵極電阻的關(guān)系。


16.png

圖11:開通能量損耗與外部柵極電阻的關(guān)系

(T= 25°C)


柵極電阻低于7Ω時(shí),與關(guān)斷柵極電壓為0V時(shí)進(jìn)行的測(cè)量相比,關(guān)斷柵極電壓在-5V時(shí)測(cè)得的導(dǎo)通開關(guān)能量損耗更低。除非考慮到閾值電壓滯后對(duì)導(dǎo)通開關(guān)特性的影響,否則這一點(diǎn)并不明顯,這是因?yàn)樵谕ǔG闆r下,導(dǎo)通特性與關(guān)斷柵極電壓無關(guān)。


然而,本研究證明了,閾值電壓遲滯效應(yīng)僅在關(guān)斷柵極電壓低于-5V時(shí)觸發(fā)(而非先前報(bào)告的-2 V)。研究還表明,即便外部柵極電阻非常低,柵極電壓欠沖也僅在-5V范圍內(nèi)。這意味著,關(guān)斷柵極電壓應(yīng)至少為-2V或更低,才能對(duì)導(dǎo)通能量損耗帶來明顯影響。然而,根據(jù)[8,9],如果溫度很高,而且關(guān)斷柵極電壓低于-2V,那么SiC MOSFET的高邊體二極管內(nèi)的雙極電荷會(huì)明顯增加。這會(huì)導(dǎo)致明顯更高的開通能量損耗,從而抵消由于遲滯效應(yīng)導(dǎo)致的更快開通。


如圖12所示,在175°C的結(jié)溫下,與關(guān)斷柵極電壓為0V時(shí)進(jìn)行的開關(guān)測(cè)量相比,關(guān)斷柵極電壓為-5V時(shí),被測(cè)器件的開通能量損耗要高得多。


17.png

圖12:導(dǎo)通能量損耗與外部柵極電阻的關(guān)系

(T= 175°C)


但這并不意味著遲滯效應(yīng)不能被用來減少開通能量損耗。但是,為此必須減少SiC MOSFET高邊體二極管內(nèi)的反向恢復(fù)電荷(例如,通過縮短死區(qū)時(shí)間[9]。)


參考文獻(xiàn)


[1] P. Sochor, A. Huerner and R. Elpelt, "A Fast and Accurate SiC MOSFET Compact Model for Virtual Prototyping of Power Electronic Circuits," PCIM Europe 2019; International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management, 2019, pp. 1-8


[2] A. Huerner, P. Sochor, M. Feil and R. Elpelt, "Influence of the Threshold-Voltage Hysteresis on the Switching Properties of SiC MOSFETs," PCIM Europe digital days 2021; International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management, 2021, pp. 1-8


[3] D. Peters, T. Aichinger, T. Basler, G. Rescher, K. Puschkarsky and H. Reisinger, "Investigation of threshold voltage stability of SiC MOSFETs," 2018 PCIM Europe 2022, 10 – 12 May 2022, IEEE 30th International symposium on Power Semiconductor Devices and ICs (ISPSD), Chicago, IL, 2018, pp. 40-43, doi: 10.1109/ISPSD.2018.8393597.


[4] Y. Cai et al., "Effect of Threshold Voltage Hysteresis on Switching Characteristics of Silicon Carbide MOSFETs," in IEEE Transactions on Electron Devices, vol. 68, no. 10, pp. 5014-5021, Oct. 2021, doi: 10.1109/TED.2021.3101459.


[5] K. Puschkarsky, T. Grasser, T. Aichinger, W. Gustin and H. Reisinger, "Understanding and modeling transient threshold voltage instabilities in SiC MOSFETs," 2018 IEEE International Reliability Physics Symposium (IRPS), 2018, pp. 3B.5-1-3B.5-10, doi: 10.1109/IRPS.2018.8353560


[6] P. Sochor, A. Huerner and R. Elpelt, "Commutation loop design for optimized switching behavior of CoolSiC (exp TM) MOSFETs using compact models," PCIM Europe digital days 2020; International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management, 2020, pp. 1-8.


[7] P. Sochor, A. Huerner, M. Hell and R. Elpelt, "Understanding the Turn-off Behavior of SiC MOSFET Body Diodes in Fast Switching Applications," PCIM Europe digital days 2021; International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management, 2021, pp. 1-8.


[8] P. Sochor, A. Huerner, Q. Sun, R. Elpelt, “Understanding the switching behavior of fast SiC MOSFETs”, in PCIM Europe 2022


[9] K. Puschkarsky, H. Reisinger, T. Aichinger, W. Gustin, and T. Grasser, “Threshold voltage hysteresis in SiC MOSFETs and its impact on circuit operation,” in 2017 IEEE International Integrated Reliability Workshop (IIRW), S. Lake Tahoe, California, Oct. 2017.


[10] K. Puschkarsky, H. Reisinger, T. Aichinger, W. Gustin, and T. Grasser, “Understanding BTI in SiC MOSFETs and Its Impact on Circuit Operation,” IEEE Transactions on Device and Materials Reliability, vol. 18, no. 2, pp. 144–153, Jun. 2018, doi: 10.1109/TDMR.2018.2813063.


[11] M. W. Feil et al., “The Impact of Interfacial Charge Trapping on the Reproducibility of Measurements of Silicon Carbide MOSFET Device Parameters,” Crystals, vol. 10, no. 12, Dec. 2020, doi: 10.3390/cryst10121143.


[12] C. Schleich et al., “Physical Modeling of Charge Trapping in 4H-SiC DMOSFET Technologies,” IEEE Trans. Electron Devices, vol. 68, no. 8, pp. 4016–4021, Aug. 2021, doi: 10.1109/TED.2021.3092295.


[13] T. Aichinger, G. Rescher, and G. Pobegen, “Threshold voltage peculiarities and bias temperature instabilities of SiC MOSFETs,” Microelectronics Reliability, vol. 80, pp. 68–78, 2018, doi: 10.1016/j.microrel.2017.11.020.


來源:Andreas Huerner1, Paul Sochor1, Qing Sun1, Maximilian Feil2, Rudolf Elpelt1


1 英飛凌科技股份公司(德國埃爾朗根)

2 英飛凌科技股份公司(德國紐倫堡)


通訊作者:Andreas Huerner, andreas.huerner@infineon.com



免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題,請(qǐng)聯(lián)系小編進(jìn)行處理。


推薦閱讀:


打破電動(dòng)汽車“里程焦慮”,主驅(qū)能效如何升級(jí)?

如何加強(qiáng)對(duì)Type-C數(shù)據(jù)線的充電保護(hù)?

以太網(wǎng)供電實(shí)現(xiàn)LED照明應(yīng)用

自動(dòng)駕駛汽車的未來趨勢(shì):集中式傳感器融合

揭秘SMD保險(xiǎn)絲:尺寸雖然小,功能不打折,它們是如何做到的?

特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉