• 從PCB的SMA邊緣連接器DATA1/NDATA1至MAX9979 IC輸入引腳DATA1/NDATA1的延時(shí)。從MAX9979的DUT1 (被測器件)輸出通過SMA連接器J18的延時(shí)。
• 連接DUT1輸出至CSA8000的測試電纜延時(shí)。
• 從DATA1/NDATA1輸入至DUT1輸出，通過電纜到達(dá)CSA8000的總延時(shí)。
• 最后，計(jì)算MAX9979的實(shí)際延時(shí)。

• PCB引線設(shè)定為6in長，阻抗為65Ω。實(shí)際上，這是DATA1/NDATA1 PCB引線的真實(shí)阻抗。理想情況下為50Ω，但我們從TDR測量結(jié)果將會看到該值為63Ω。
• NDATA1輸出端接至地。由于DATA1和NDATA1對稱，而且距離MAX9979引腳的長度相同，所以僅測量DATA1的PCB引線。
• 對信號發(fā)生器的12in電纜進(jìn)行建模，但實(shí)際傳輸延時(shí)測量證明并不需要這一建模。

• 輸入信號為階躍函數(shù)。這次仿真中，階躍幅度為0.5V。以此模擬CSA8000產(chǎn)生的TDR信號。
• 時(shí)間代表模型中不同單元的延時(shí)：

            a.第1級表示發(fā)生器的12in電纜。延時(shí)大約為3ns，是實(shí)際延時(shí)的兩倍。實(shí)際電纜延時(shí)為1.5ns。

            b.第2級表示DATA1 PCB引線。延時(shí)大約為2ns，PCB延時(shí)為該值的一半，或1ns。

• 其它延時(shí)為脈沖通過DATA1 PCB引線的反射。
• Y軸反映了不同元件的阻抗，單位為伏特，可轉(zhuǎn)換為阻抗。
• X軸為單次輸入階躍信號造成的模擬信號反射，參照圖1對信號進(jìn)行比較。這些信號的長度代表通過不同元件的延時(shí)。
•  

• 將2in長SMA-SMA電纜連接至80E04 TDR模塊的一路輸入，另一端保持開路。
• 利用TDR的下拉菜單進(jìn)行測量。
• 注意，這看起來很像圖1中的“開路”示例。此處測得的延時(shí)為804ps，由于是兩倍的電纜延時(shí)，所以電纜延時(shí)為402ps。
• 還需注意的是，第2級階躍實(shí)際為頂部和底部之間的一半。根據(jù)TDR原理，表示2in長度電纜實(shí)際阻抗為50Ω。
• 這條2in電纜是我們測量延時(shí)的通路之一。

• 圖7與圖5中的仿真曲線相同，證明了模型的準(zhǔn)確性。
• 光標(biāo)用于測量線路阻抗。第1級階躍為49.7Ω，代表CSA8000電纜。與我們的預(yù)期結(jié)果一致。
• 第二光標(biāo)顯示97.8Ω，為MAX9979內(nèi)部DATA1/NDATA1兩端的100Ω電阻(參見圖4)。與我們的預(yù)期結(jié)果一致。
• 第2級階躍阻抗不是50Ω。這一級為DATA1 PCB阻抗，大約為63Ω。這意味著DATA1和NDATA1的PCB引線不是我們所希望的50Ω。
• 大幅值為150Ω，是額外的50Ω電纜和100Ω電阻，只存在于第3級反射。

• 將12in SMA電纜的一端連接至CSA8000。將電纜另一端連接至MAX9979EVKIT的DATA1 SMA輸入連接器。
• 將NDATA1的SMA連接器通過SMA接地，從圖4可以看出這一點(diǎn)。12in SMA電纜的長度與延時(shí)測量無關(guān)，但應(yīng)盡可能短。
• 無需對MAX9979EVKIT供電。該測量針對焊接到電路板上的MAX9979進(jìn)行，但不需要上電。有些用戶更喜歡使用沒有焊接器件的電路板進(jìn)行測量。斷開MAX9979將產(chǎn)生更清晰的3級階躍信號，仿真圖1所示開路狀態(tài)。兩種配置下，實(shí)際時(shí)間測量結(jié)果相同。

• 第1級階躍為電纜，我們對其延時(shí)并不感興趣。
• 測量值為1.39ns，PCB延時(shí)為該值的一半，或?yàn)?.695ns。這一延時(shí)確實(shí)大于模型的延時(shí)，但我們僅利用模型估算延時(shí)加以比較。
• 測量在信號的傾斜沿進(jìn)行。這些傾斜沿代表電路板SMA和MAX9979 DATA1引腳的電容效應(yīng)。因此，在這些傾斜沿之間進(jìn)行測量能夠確保測試結(jié)果包含了SMA和PIN延時(shí)。還需注意的是，波形中存在凸峰：這是SMA連接器與電路板之間的電感產(chǎn)生的。由此，需要在凸峰之前進(jìn)行測量，以確保獲取完整的電路板延時(shí)。進(jìn)一步的TDR測量讀數(shù)將突顯這些電容和電感造成的傾斜沿和凸峰。

• 第1級階躍表示2in電纜。TDR信號為0.5V，第1級階躍為250mV。說明我們電纜的阻抗為50Ω，與預(yù)期情況一致。
• DUT1延時(shí)是在兩個(gè)傾斜沿之間進(jìn)行測量得到的，與上述DATA1測量說明相同。然而，需要注意的是：這些傾斜沿之間的電平同樣為50Ω。該值表明較短的DUT1 PCB金屬線非常接近于理想的50Ω。
• 從上述內(nèi)容得到DATA1引線阻抗為63Ω，DUT1節(jié)點(diǎn)阻抗為50Ω。這意味著DATA1輸入的金屬線寬比DUT1輸出的線寬窄。理想情況下，它們應(yīng)該相同。TDR測量發(fā)現(xiàn)了這一差異，這不一定是系統(tǒng)錯(cuò)誤。DUT1引線阻抗稍高是由于較窄的金屬線造成的，但它同時(shí)也減小了DATA1金屬線的電容。數(shù)據(jù)線是最長的引線，為了保證最寬頻帶的要求，該電容應(yīng)盡量小。
• DUT1的PCB延時(shí)很難測量，其阻抗與電纜相同。如果MAX9979沒有焊接到電路板上，我們將看到“開路”狀態(tài)的三級階躍信號。但是，在焊接了MAX9979的條件下仍然可以測量到這一延時(shí)。通過檢查電容效應(yīng)產(chǎn)生的傾斜沿，可以看出SMA連接器在電路板的焊接位置以及MAX9979 DUT1引腳的位置。我們同樣可以查看SMA連接器電感產(chǎn)生的凸峰，確認(rèn)它處于兩個(gè)傾斜沿之間。解決了這些問題，可以測得延時(shí)為360ps，將該值減半，得到實(shí)際DUT1 PCB電路板的延時(shí)，該延時(shí)為180ps。

• M1是差分信號C1 - C2的數(shù)學(xué)計(jì)算值，幅值為900mV，10%/90%上升和下降時(shí)間接近于700ps。這意味著DATA1/NDATA1信號上沒有任何干擾。
• 我們還對Crs或M1差分信號的過零點(diǎn)進(jìn)行測量，測得數(shù)據(jù)為29.56ns。觸發(fā)示波器，我們僅關(guān)注這些過零點(diǎn)中的一個(gè)。給MAX9979上電，然后測量相同過零點(diǎn)，因?yàn)樗峭ㄟ^整個(gè)電路板的延時(shí)。
• 該延時(shí)還包括兩條輸入電纜的延時(shí)，因?yàn)檫@些電纜也被用于測量通過電路板的信號延時(shí)，其延時(shí)相互抵消。盡管如此，最好還是使用盡可能短的電纜，只是該延時(shí)對傳輸延時(shí)測量并不重要。

• 當(dāng)前的輸出信號幅值為0V至1.5V，與預(yù)期情況一致，由于50Ω負(fù)載的存在而被除以2。
• 上升和下降時(shí)間完全在MAX9979的技術(shù)指標(biāo)范圍內(nèi)。由此，我們可以確認(rèn)由干凈、有效的DATA1/NDATA1驅(qū)動產(chǎn)生完好、干凈、有效的輸出。
• CSA8000保持與第5步相同的設(shè)置，觸發(fā)方式與第4步相同。我們可以看到過零點(diǎn)為33.77ns。

• 減去0.695ns的DATA1 PCB引線延時(shí)，所得延時(shí)為3.515ns。
• 減去0.18ns的DUT1 PCB引線延時(shí)，所得延時(shí)為3.335ns。
• 減去CSA8000的2in電纜延時(shí)，該延時(shí)為402ps，所得延時(shí)為2.933ns。

• 傳輸延時(shí)測量結(jié)果非常準(zhǔn)確。
• 無需有源探頭(避免由此引入的誤差)。
• 簡單技巧可用于絕大多數(shù)傳輸測量。
• 阻抗測量保證正確的連接器和PCB引線阻抗。
• 利用TDR信號能夠分析信號通路的附加電容和電感，必要時(shí)可作為重新設(shè)計(jì)的反饋信息。
• 簡化模型和仿真工具確保獲得正確結(jié)果，并可驗(yàn)證測量配置。
• 采用良好的測試方法測量關(guān)鍵指標(biāo)。