你的位置:首頁 > 測試測量 > 正文

繼續(xù)來找茬——DDR2設(shè)計案例分享(連載2)

發(fā)布時間:2015-08-07 來源:周偉 一博科技 責(zé)任編輯:sherry

【導(dǎo)讀】大家如果心細(xì)的話應(yīng)該會留意到本期文章的題目,串?dāng)_案例分解,已經(jīng)可以揭示上期問題的答案了,主要是串?dāng)_在作怪,原來如此,是不是恍然大悟?
 
繼續(xù)來找茬——DDR2設(shè)計案例分享(連載1)
http://m.forexsooq.com/gptech-art/80029463
大家來找茬——任性的DDR2設(shè)計(下)
http://m.forexsooq.com/cp-art/80029257
大家來找茬——任性的DDR2設(shè)計(上)
http://m.forexsooq.com/sensor-art/80029217
 
從截圖可以看到,本設(shè)計的問題主要有3點:
 
1、疊層設(shè)計不合理,信號與信號之間的間距比信號到參考的間距還??;
 
2、雙內(nèi)層走線沒有避免平行走線的問題,而且能避開的區(qū)域也沒有意識去避開,以上兩點造成的直接影響就是串?dāng)_很大;
 
3、板子本身比較厚,這樣靠近表層的信號勢必Stub很長,影響阻抗及回?fù)p。
 
解決該串?dāng)_最直接有效的方法是優(yōu)化疊層,尤其是這種過多個連接器的背板設(shè)計。
 
要想完全消除串?dāng)_影響,最好就是加參考層,能一層信號一層參考是最好不過的,這也是多數(shù)背板的疊層設(shè)計方案,當(dāng)然,成本會有一定的增加。優(yōu)化后的疊層如下圖一所示。
 優(yōu)化后的疊層
圖一  優(yōu)化后的疊層
 
上面的解釋用仿真其實也是可以驗證的。
 
另外對過孔也進行一定的背鉆等優(yōu)化處理,分別提取優(yōu)化前后單對通道(不考慮串?dāng)_)和多對通道的模型(考慮串?dāng)_),然后進行通道無源及有源眼圖仿真,單通道的仿真結(jié)果對比如下圖二和圖三所示。
優(yōu)化前后通道插損對比
圖二  優(yōu)化前后通道插損對比
優(yōu)化前后通道眼圖對比
圖三  優(yōu)化前后通道眼圖對比
 
從以上單通道的仿真也可以說明,優(yōu)化前雖然性能會差一點,但如果不考慮串?dāng)_的話單通道眼圖還是滿足要求的,這也可以解釋插幾個槽位還是可以工作的。我們再來仿真下考慮串?dāng)_的情況,仿真對比如下圖四所示。 
優(yōu)化前后考慮串?dāng)_的眼圖對比
優(yōu)化前后考慮串?dāng)_的眼圖對比
圖四  優(yōu)化前后考慮串?dāng)_的眼圖對比
 
從圖四可以看出,一旦考慮串?dāng)_,也就是多個插槽同時工作的時候,原始設(shè)計的背板因為串?dāng)_的原因眼圖已經(jīng)不滿足要求了,而經(jīng)過優(yōu)化后即使考慮串?dāng)_,也就是多個插槽同時工作都不會對眼圖有太大的影響,眼圖照樣滿足要求,也就是系統(tǒng)照樣正常工作。
 
 經(jīng)過后期的實際測試,此背板問題最終得到了解決。
要采購背板么,點這里了解一下價格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉