Analog Devices, Inc. 最近推出一款完全可編程的抖動(dòng)衰減雙路時(shí)鐘轉(zhuǎn)換器IC(集成電路)AD9559，以滿足高速光纖傳輸網(wǎng)絡(luò)(OTN) 應(yīng)用和高密度線路卡的時(shí)序要求。 AD9559 四輸入多服務(wù)線路自適應(yīng)時(shí)鐘轉(zhuǎn)換器可同時(shí)支持不同的標(biāo)準(zhǔn)頻率，適合各種有線通信應(yīng)用，包括同步以太網(wǎng)、SONET/SDH、1/10/100G以太網(wǎng)、光纖通道，以及其他需要低抖動(dòng)、高靈活性及快速上市的應(yīng)用。
AD9559轉(zhuǎn)換器IC可將任何標(biāo)準(zhǔn)輸入頻率同步轉(zhuǎn)換為高達(dá)1.25 GHz 的任何標(biāo)準(zhǔn)輸出頻率，12 kHz至20 MHz集成帶寬范圍內(nèi)的總抖動(dòng)小于 400 fs RMS(均方根)。AD9559用單芯片IC取代了兩個(gè)同步時(shí)序器件，有助于設(shè)計(jì)人員減小電路板面積及優(yōu)化成本。
AD9559是業(yè)界最靈活的高性能雙路自適應(yīng)時(shí)鐘轉(zhuǎn)換解決方案，適合高密度線路卡和OTN應(yīng)用。自適應(yīng)時(shí)鐘允許在鎖定DPLL(數(shù)字PLL)的同時(shí)改變DPLL分頻比。因此，輸出頻率可在標(biāo)稱輸出頻率的+/- 100 ppm范圍內(nèi)動(dòng)態(tài)調(diào)整，頻率分辨率步進(jìn)小于0.1 ppb，無需斷開環(huán)路或?qū)ζ骷匦戮幊?。AD9559 IC的并行PLL架構(gòu)允許用戶生成完全相互獨(dú)立的輸出時(shí)鐘。兩個(gè)DPLL都可以與四個(gè)輸入?yún)⒖紩r(shí)鐘之一同步，且每個(gè)DPLL都能產(chǎn)生兩個(gè)輸出時(shí)鐘。DPLL可以降低與外部參考時(shí)鐘相關(guān)的輸入時(shí)間抖動(dòng)或相位噪聲。
借助數(shù)字控制環(huán)路和保持電路，即使所有基準(zhǔn)時(shí)鐘都已失效，AD9559也可以連續(xù)產(chǎn)生干凈(低抖動(dòng))、有效的輸出時(shí)鐘。利用AD9559時(shí)鐘轉(zhuǎn)換器的內(nèi)置編程能力，網(wǎng)絡(luò)線路卡設(shè)計(jì)工程師可以在許多不同的電路板設(shè)計(jì)中使用相同的器件，減少所需器件的數(shù)量，并降低整體系統(tǒng)成本。
AD9559時(shí)鐘轉(zhuǎn)換器尺寸為10 mm x 10 mm，便于線路卡設(shè)計(jì)人員獲得緊湊、頻率捷變、高性價(jià)比的時(shí)鐘。適合的應(yīng)用包括數(shù)據(jù)通信、新一代有線網(wǎng)絡(luò)應(yīng)用、測(cè)試和測(cè)量、高速數(shù)據(jù)采集、視頻應(yīng)用以及無線基站控制器。
AD9559四輸入雙路自適應(yīng)時(shí)鐘轉(zhuǎn)換器的主要特性
雙PLL架構(gòu)，四路參考輸入(單端或差分)與一個(gè)輸入交叉點(diǎn)相連支持自適應(yīng)時(shí)鐘和帶隙時(shí)鐘輸入基準(zhǔn)，適合OTN解映射應(yīng)用在保持模式下穩(wěn)定性支持GR-1244 Stratum 3 平穩(wěn)的參考切換，輸出相位幾乎無擾動(dòng)支持Telcordia GR-253抖動(dòng)產(chǎn)生、轉(zhuǎn)換和容差，適用于SONET/SDH至OC-192系統(tǒng)。支持ITU-T G.8262同步以太網(wǎng)從時(shí)鐘支持ITU-T G.823、G.824、G.825和G.8261。
供貨、報(bào)價(jià)與配套產(chǎn)品
配套產(chǎn)品包括ADI的ADCLK9XX系列時(shí)鐘扇出緩沖器(包括ADCLK944)，12 kHz至20 MHz集成帶寬范圍內(nèi)的抖動(dòng)性能達(dá)25 fs(典型值)。對(duì)電源管理而言，推薦采用ADP150或ADP222超低噪聲、低壓差線性穩(wěn)壓器或 ADP1829 雙通道PWM(脈寬調(diào)制)開關(guān)降壓控制器。
