中心議題：

• DSP系統(tǒng)的電磁兼容設(shè)計(jì)目的、內(nèi)容
• DSP系統(tǒng)給的電磁干擾傳輸途徑
• DSP系統(tǒng)內(nèi)EMC設(shè)計(jì)中采取的措施
• DSP應(yīng)用系統(tǒng)的電磁兼容設(shè)計(jì)

1　引言

隨著DSP芯片的迅猛發(fā)展,其運(yùn)算速度和處理能力不斷提高，使得DSP系統(tǒng)的成本、體積、重量及功耗都有很大程度的下降。但與此同時(shí)，周圍環(huán)境的電磁干擾源越來越多,使得DSP系統(tǒng)和產(chǎn)品設(shè)計(jì)人員也面臨著更加嚴(yán)峻的挑戰(zhàn)，即如何抑制日益嚴(yán)重的電磁干擾(EM I) ，提高系統(tǒng)性能，使各種電氣及電子設(shè)備達(dá)到電磁兼容(EMC) 。

2　電磁兼容設(shè)計(jì)

2. 1　電磁兼容
電磁兼容(EMC)是指在有限的時(shí)間、空間和頻譜資源等條件下,各種用電設(shè)備可以共存并不至于引起性能降級(jí)的一門學(xué)科。而電磁兼容性通常是指設(shè)備或系統(tǒng)在其電磁環(huán)境下能正常工作,并且不對(duì)該環(huán)境中任何事物構(gòu)成不能承受的電磁騷擾的能力。

電磁干擾( EM I)是指電磁騷擾引起的設(shè)備、傳輸通道或系統(tǒng)性能的下降。形成電磁干擾必須具備三個(gè)要素, 即: 電磁騷擾源、耦合途徑和敏感設(shè)備。三者關(guān)系如圖1所示。

圖1　EMI的三要素

任何形式的自然現(xiàn)象或裝置所發(fā)射的電磁能量,使生物受到損傷或使其他設(shè)備、系統(tǒng)發(fā)生電磁危害,從而導(dǎo)致性能下降或故障,這種自然現(xiàn)象或裝置就稱為電磁騷擾源。如光照、天電噪聲、電子噪聲、發(fā)電機(jī)等都屬于電磁騷擾源。

耦合途徑是指?jìng)鬏旊姶膨}擾的媒介或途徑。

敏感設(shè)備是指當(dāng)受到電磁干擾時(shí),會(huì)受到傷害的生物及會(huì)發(fā)生電磁危害,導(dǎo)致性能下降或發(fā)生故障的器件、設(shè)備或系統(tǒng)。許多器件、設(shè)備或系統(tǒng)既是敏感設(shè)備又是產(chǎn)生干擾的電磁騷擾源。

2. 2　電磁兼容設(shè)計(jì)的目的
電磁兼容性設(shè)計(jì)的目的：是使電子設(shè)備或電子系統(tǒng)在預(yù)期的電磁環(huán)境中實(shí)現(xiàn)電磁兼容。即要求在同一電磁環(huán)境中的設(shè)備或系統(tǒng)都能正常工作又互不干擾,達(dá)到“兼容”的狀態(tài)。滿足電磁兼容( EMC)有以下兩方面的規(guī)定：

(1)能在預(yù)期的電磁環(huán)境中正常工作，無性能降低或故障；
(2)對(duì)該電磁環(huán)境來說不是一個(gè)干擾源。如果一個(gè)DSP系統(tǒng)符合以下條件，則該系統(tǒng)是電磁兼容的。

• 對(duì)電磁騷擾不敏感。
• 對(duì)系統(tǒng)自身不產(chǎn)生干擾。
• 對(duì)其他系統(tǒng)不產(chǎn)生干擾。

為了實(shí)現(xiàn)電磁兼容,必須從形成電磁干擾的基本要素出發(fā),從分析電磁騷擾源、耦合途徑和敏感設(shè)備入手,采取有效的技術(shù)措施,抑制騷擾源、減弱或消除騷擾的耦合途徑、降低敏感設(shè)備對(duì)騷擾的響應(yīng)。

2. 3　電磁兼容設(shè)計(jì)的基本內(nèi)容
電磁兼容設(shè)計(jì)可分為系統(tǒng)間和系統(tǒng)內(nèi)兩方面加以考慮。系統(tǒng)間的電磁兼容設(shè)計(jì)目前已經(jīng)研究的較多,本文將主要針對(duì)系統(tǒng)內(nèi)的電磁兼容設(shè)計(jì)加以討論。

通常系統(tǒng)內(nèi)電磁兼容設(shè)計(jì)可分為五部分:有源器件的選擇和印制電路板( PCB )的設(shè)計(jì)、布線、濾波、接地及屏蔽等。如圖2所示。

圖2　系統(tǒng)內(nèi)EMC設(shè)計(jì)[page]

2. 4　電磁干擾的傳輸途徑
電磁騷擾源與敏感設(shè)備的耦合途徑有:傳導(dǎo)、感應(yīng)、輻射或三者的組合。

傳導(dǎo)耦合是電磁騷擾源和敏感設(shè)備之間的主要耦合途徑之一。傳導(dǎo)耦合的方式很多,可以通過電源線、信號(hào)線、接地導(dǎo)體等進(jìn)行耦合。防止傳導(dǎo)耦合的方法是避免導(dǎo)線感應(yīng)噪聲,采取適當(dāng)?shù)钠帘位驅(qū)?dǎo)線分離,或在干擾進(jìn)入敏感電路之前,用濾波的方法將其濾除。

感應(yīng)耦合是電子元件(例如繼電器、變壓器、電感器等)及導(dǎo)線之間的主要耦合方式?？煞譃殡姼袘?yīng)耦合和磁感應(yīng)耦合兩類。對(duì)這兩類耦合可以采用加屏蔽、隔離或改變騷擾源和敏感設(shè)備的相對(duì)位置的方法加以抑制。

輻射是騷擾傳輸?shù)牧硪环N方式,包括天線、電纜、機(jī)殼之間產(chǎn)生的干擾。

通常，一個(gè)設(shè)備或系統(tǒng)中存在諸多的耦合途徑,一般采取抑制騷擾源、減小騷擾源和敏感設(shè)備之間的耦合、降低敏感設(shè)備對(duì)騷擾源的靈敏度來設(shè)計(jì)系統(tǒng),達(dá)到電磁兼容的要求。

3　系統(tǒng)內(nèi)EMC設(shè)計(jì)中采取的措施

3. 1　有源器件的選擇和PCB的設(shè)計(jì)
在數(shù)字電路特別是高速數(shù)字電路設(shè)計(jì)中,有源器件的正確選擇和印刷電路板( PCB)設(shè)計(jì)對(duì)防止電磁干擾( EM I)是至關(guān)重要的環(huán)節(jié)。

在器件的選擇過程中必須注意有源器件的固有電磁敏感度特性和電磁騷擾發(fā)射特性。*價(jià)敏感器件的重要參數(shù)有靈敏度和帶寬,靈敏度越高,帶寬越大,抗擾度越差。電子器件的電磁騷擾發(fā)射也是應(yīng)該注意的,應(yīng)盡量避免或降低對(duì)其他器件或系統(tǒng)產(chǎn)生的干擾。

在PCB板設(shè)計(jì)中,應(yīng)充分考慮板的結(jié)構(gòu)、器件的布局、線路安排及濾波等技術(shù)。以下是一些值得參考的技巧:

• 電路中的電流環(huán)路應(yīng)保持最小
• 使用較大的地線平面以減小地線阻抗
• 信號(hào)線和回線應(yīng)盡可能接近
• 電源線和地線應(yīng)相互接近
• 在多層板設(shè)計(jì)中,電源面和地平面應(yīng)當(dāng)分開
• 采用合適的布線寬度以增加高頻阻抗和降低電容耦合
• 數(shù)字地、模擬地等應(yīng)相互分離
• 采用多點(diǎn)接地降低高頻地阻抗
• 增大相鄰激勵(lì)線跡的間距減小串?dāng)_
• 盡量減小時(shí)鐘信號(hào)環(huán)路面積
• 高頻線路和時(shí)鐘線要短并盡可能直接連接
• 敏感的線路不要與傳輸高頻大電流開關(guān)轉(zhuǎn)換信號(hào)的線路并行
• 不要有浮空數(shù)字輸入,以防止產(chǎn)生開關(guān)誤動(dòng)作和噪聲

• 對(duì)電源線和所有進(jìn)入PCB的信號(hào)進(jìn)行濾波
• 旁路快速開關(guān)器件
• 旁路模擬電路的所有電源供電和基準(zhǔn)電壓引腳
• 在器件引線處對(duì)電源/地去耦
• 用多級(jí)濾波抑制不同頻段的電源噪聲

• 根據(jù)系統(tǒng)功能和實(shí)現(xiàn)目標(biāo)要求可以采用懸浮地、單點(diǎn)接地、多點(diǎn)接地和混合接地等不同的接地方式
• 在適當(dāng)?shù)牡胤郊悠帘?/li>
• 對(duì)有干擾的引線進(jìn)行屏蔽或絞在一起以消除相互耦合
• 在感性負(fù)載上用箝位二極管等

[page]
4　DSP應(yīng)用系統(tǒng)的電磁兼容設(shè)計(jì)

DSP系統(tǒng)具有高精度、小功率、快速邏輯等特點(diǎn),容易受到寄生阻抗、介質(zhì)吸收或高頻噪聲的影響 。在高速數(shù)字電路中,特別是在快速DSP中,時(shí)鐘電路通常是寬帶噪聲的主要和最大產(chǎn)生源,可產(chǎn)生高達(dá)300MHz或更高的的諧波干擾,應(yīng)采取措施加以克服。此外,系統(tǒng)復(fù)位線、中斷線和控制線是較容易受到干擾的敏感設(shè)備。

一個(gè)電子系統(tǒng)的電磁兼容性很大程度上取決于元件的布局和導(dǎo)線的連接形式。當(dāng)一段導(dǎo)線和相應(yīng)的回路中有電流流動(dòng)時(shí),便產(chǎn)生了天線效應(yīng),向外輻射電磁能量,此能量的大小與流過電流的幅值、頻率及該電流環(huán)路所包圍的面積有關(guān)。從而形成了一個(gè)典型的電磁干擾源。

圖3　電子系統(tǒng)內(nèi)部的電流環(huán)

如圖3所示,環(huán)路A—C—D—B和A—E—F—B中傳輸著系統(tǒng)正常工作所需的能量。然而電路中所消耗的能量不是恒定不變的,這主要取決于系統(tǒng)中各元件的瞬時(shí)工作狀態(tài)。系統(tǒng)中每個(gè)器件動(dòng)作所引起的變化都將反映到這些傳輸線上。為了防止電流的快速變化引起的干擾,可借助電容Cb加以抑制。由信號(hào)線和控制線形成的回路N—F—P—Q 和L—M—F—D所包圍的面積相對(duì)較小,但是由它們引起的高頻噪聲也是不容忽視的。由晶振等元件組成的環(huán)路G—H—J—K,通常是系統(tǒng)中信號(hào)頻率最高的區(qū)域,在進(jìn)行電磁兼容(EMC)設(shè)計(jì)時(shí)應(yīng)當(dāng)重點(diǎn)考慮。

由以上分析可見,在DSP應(yīng)用系統(tǒng)設(shè)計(jì)時(shí)要重點(diǎn)考慮電源線、高頻信號(hào)線和時(shí)鐘振蕩電路的設(shè)計(jì)。

對(duì)于電源線來說,可以采用去耦電容和鐵氧體保持供電電源的穩(wěn)定。信號(hào)線及其回路組成環(huán)路包圍的面積越小越好,以減小輻射干擾( EM I) 。在數(shù)字系統(tǒng)中時(shí)鐘信號(hào)通常是頻率最高的信號(hào)。以圖4 為例,當(dāng)晶振連接C24x系列內(nèi)部振蕩器時(shí),通過減小高頻電流和電流環(huán)路包圍的面積來抑制電磁干擾。

圖4　一種推薦的PCB設(shè)計(jì)方法

晶振具有很高的阻抗(通常為幾百千歐) ,因此其工作時(shí)產(chǎn)生的高頻電流幅值很小。然而CMOS電路的輸出是含有高次諧波分量的方波信號(hào),晶振自身對(duì)這些信號(hào)不具有高阻抗特性,從而將產(chǎn)生較大的諧波電流,可以加一個(gè)串聯(lián)電阻加以抑制。兩個(gè)旁路電容對(duì)振蕩器產(chǎn)生的高頻信號(hào)來講,呈現(xiàn)出低阻特性,將在Cs—X—Cs之間產(chǎn)生較大的電流。為了減小輻射干擾,在設(shè)計(jì)時(shí)應(yīng)盡量縮小這個(gè)區(qū)域的面積。

圖中串聯(lián)電阻阻值在一千歐范圍內(nèi)。

5　結(jié)束語(yǔ)

針對(duì)具體的DSP應(yīng)用系統(tǒng),應(yīng)根據(jù)所選芯片類型和功能特點(diǎn)進(jìn)行電磁兼容設(shè)計(jì)。例如TMS320C24x DSP,它除了配置有高速數(shù)字信號(hào)處理的結(jié)構(gòu),還具有單片電機(jī)控制的外設(shè)功能,是專門為數(shù)字電機(jī)控制和其他控制應(yīng)用系統(tǒng)而設(shè)計(jì)的。當(dāng)PCB設(shè)計(jì)完成后,還可以將C24x PWM單元設(shè)置為異步、同步或空間矢量PWM模式,進(jìn)一步降低電磁干擾。增強(qiáng)系統(tǒng)的電磁兼容性。