【導(dǎo)讀】差分信號(hào)在高速電路設(shè)計(jì)中的應(yīng)用越來越廣泛,電路中最關(guān)鍵的信號(hào)往往都要采用差分結(jié)構(gòu)設(shè)計(jì)。本文將從LVDS信號(hào)仿真、設(shè)計(jì)等多方面探討合適的LVDS信號(hào)的實(shí)現(xiàn)。
隨著電子設(shè)計(jì)技術(shù)的不斷進(jìn)步,要求更高速率信號(hào)的互連。在傳統(tǒng)并行同步數(shù)字信號(hào)的數(shù)位和速率將要達(dá)到極限的情況下,開始轉(zhuǎn)向從高速串行信號(hào)尋找出路。HyperTansport(by AMD), Infiniband(by Intel),PCI-Express(by Intel)等第三代I/O總線標(biāo)準(zhǔn)(3GI/O)不約而同地將低壓差分信號(hào)(LVDS)作為下一代高速信號(hào)電平標(biāo)準(zhǔn)。本文將從LVDS信號(hào)仿真、設(shè)計(jì)等多方面探討合適的LVDS信號(hào)的實(shí)現(xiàn)。
前 言
隨著近幾年對(duì)速率的要求快速提高,新的總線協(xié)議不斷的提出更高的速率。傳統(tǒng)的總線協(xié)議已經(jīng)不能夠滿足要求了。串行總線由于更好的抗干擾性,和更少的信號(hào)線,更高的速率獲得了眾多設(shè)計(jì)者的青睞。而串行總線又尤以差分信號(hào)的方式為最多。而在我們的項(xiàng)目中的PCI- Express串行信號(hào)線正采用了LVDS技術(shù)。所以以下的敘述中都以串行信號(hào)中LVDS信號(hào)為代表講述。
串行LVDS信號(hào)的PCB設(shè)計(jì)
1. 差分信號(hào)的概念和優(yōu)點(diǎn)
差分信號(hào)(Differential Signal)在高速電路設(shè)計(jì)中的應(yīng)用越來越廣泛,電路中最關(guān)鍵的信號(hào)往往都要采用差分結(jié)構(gòu)設(shè)計(jì)。何為差分信號(hào)?通俗地說,就是驅(qū)動(dòng)端發(fā)送兩個(gè)等值、反相的信號(hào),接收端通過比較這兩個(gè)電壓的差值來判斷邏輯狀態(tài)“0”還是“1”,而承載差分信號(hào)的那一對(duì)走線就稱為差分走線。差分信號(hào)與普通的單端信號(hào)走線相比,最明顯的優(yōu)勢體現(xiàn)在以下三個(gè)方面:
(1)抗干擾能力強(qiáng)。因?yàn)閮筛罘肿呔€之間的耦合很好,當(dāng)外界存在噪聲干擾時(shí),幾乎是同時(shí)被耦合到兩條線上,而接收端關(guān)心的只是兩信號(hào)的差值,所以外界的共模噪聲可以被完全抵消。
(2)能有效抑制EMI。由于兩根信號(hào)的極性相反,他們對(duì)外輻射的電磁場可以相互抵消。耦合的越緊密,互相抵消的磁力線就越多。泄露到外界的電磁能量越少。
(3)時(shí)序定位精確。由于差分信號(hào)的開關(guān)變化是位于兩個(gè)信號(hào)的交點(diǎn),而不像普通單端信號(hào)依靠高低兩個(gè)閥值電壓判斷,因而受工藝,溫度的影響小,能降低時(shí)序上的誤差,同時(shí)也更適合于低幅度信號(hào)的電路。目前流行的LVDS(low voltage differential signaling)就是指這種小振幅差分信號(hào)技術(shù)。
2. LVDS信號(hào)在PCB上的設(shè)計(jì)要點(diǎn)
LVDS信號(hào)被廣泛應(yīng)用于計(jì)算機(jī)、通信以及消費(fèi)電子領(lǐng)域,并被以PCI-Express為代表的第三代I/O標(biāo)準(zhǔn)中采用,而在我們的項(xiàng)目中PCI-Express信號(hào)正是采用的是LVDS信號(hào)。LVDS信號(hào)不僅是差分信號(hào),而且還是高速數(shù)字信號(hào)。因此LVDS傳輸媒質(zhì)不管使用的是PCB線還是電纜,都必須采取措施防止信號(hào)在媒質(zhì)終端發(fā)生反射,同時(shí)應(yīng)減少電磁干擾以保證信號(hào)的完整性。只要我們在布線時(shí)考慮到以上這些要素,設(shè)計(jì)高速差分線路板并不很困難。下面簡要介紹LVDS信號(hào)在PCB上的設(shè)計(jì)要點(diǎn):
2.1布成多層板
有LVDS信號(hào)的電路板一般都要布成多層板。由于LVDS信號(hào)屬于高速信號(hào),與其相鄰的層應(yīng)為地層,對(duì)LVDS信號(hào)進(jìn)行屏蔽防止干擾。對(duì)于密度不是很大的板子,在物理空間條件允許的情況下,最好將LVDS信號(hào)與其它信號(hào)分別放在不同的層。例如,在四層板中,通??梢园匆韵逻M(jìn)行布層:LVDS信號(hào)層、地層、電源層、其它信號(hào)層。
2.2 LVDS信號(hào)阻抗計(jì)算與控制。
LVDS信號(hào)的電壓擺幅只有350mV,適于電流驅(qū)動(dòng)的差分信號(hào)方式工作。為了確保信號(hào)在傳輸線當(dāng)中傳播時(shí)不受反射信號(hào)的影響,LVDS信號(hào)要求傳輸線阻抗受控,通常差分阻抗為100 /-10Ω。阻抗控制的好壞直接影響信號(hào)完整性及延遲。如何對(duì)其進(jìn)行阻抗控制呢?
(1)確定走線模式、參數(shù)及阻抗計(jì)算。LVDS分外層微帶線差分模式和內(nèi)層帶狀線差分模式。阻抗可以通過合理設(shè)置參數(shù),利用相關(guān)軟件計(jì)算得出。通過計(jì)算,阻抗值與絕緣層厚度成正比,與介電常數(shù)、導(dǎo)線的厚度及寬度成反比。
(2) 走平行等距線及緊耦合原則。確定走線線寬及間距后,在走線時(shí)嚴(yán)格按照計(jì)算出的線寬和間距,兩線的間距要一直保持不變,也就是要保持平行(可以放圖)。同時(shí) 在計(jì)算線寬和間距時(shí)最好遵守緊耦合的原則,也就是差分對(duì)線間距小于或等于線寬。當(dāng)兩條差分信號(hào)線距離很近時(shí),電流傳輸方向相反,其磁場相互抵消,電場相互 耦合,電磁輻射也要小得多。而且要兩條線走在同一層,避免分層走線。因?yàn)樵赑CB板的實(shí)際加工過程中,由于層疊之間的層壓對(duì)精確度大大低于同層蝕刻精度,以及層壓過程中的介質(zhì)流失,不能保證差分線的間距等于層間介質(zhì)厚度,會(huì)造成層間差分對(duì)的差分阻抗變化。
(3)走短線、直線。為確保信號(hào)的質(zhì)量,LVDS差分對(duì)走線應(yīng)該盡可能地短而直,減少布線中的過孔數(shù),避免差分對(duì)布線太長,出現(xiàn)太多的拐彎,拐彎處盡量用45°或弧線,避免90°拐彎。
2.3不同差分線對(duì)間處理
LVDS對(duì)走線方式的選擇沒有限制,微帶線和和帶狀線均可,但是必須注意要有良好的參考平面。對(duì)不同差分線之間的間距要求間隔不能太小,至少應(yīng)大于3-5倍差分線間距。必要時(shí)在不同差分線對(duì)之間加地孔隔離以防止相互間的串?dāng)_。LVDS信號(hào)盡量遠(yuǎn)離其它信號(hào)。LVDS差分信號(hào)不可以跨平面分割。盡管兩根差分信號(hào)互為回流路徑,跨分割不會(huì)割斷信號(hào)的回流,但是跨分割部分的傳輸線會(huì)因?yàn)槿鄙賲⒖计矫娑鴮?dǎo)致阻抗的不連續(xù)(如圖所示,其中GND1、GND2為LVDS相鄰的地平面)。
圖1:差分對(duì)線
接收端的匹配電阻的布局。對(duì)接收端的匹配電阻到接收管腳的距離要盡量靠近。同時(shí)匹配電阻的精度要控制。對(duì)于點(diǎn)到點(diǎn)的拓?fù)?,走線的阻抗通常控制在100Ω,但匹配電阻可以根據(jù)實(shí)際的情況進(jìn)行調(diào)整。電阻的精確度最好是1%-2%。因?yàn)楦鶕?jù)經(jīng)驗(yàn),10%的阻抗不匹配就會(huì)產(chǎn)生5%的反射。
串行LVDS信號(hào)的仿真分析
以上分析了LVDS信號(hào)設(shè)計(jì)時(shí)必須注意的事項(xiàng),雖然在PCB設(shè)計(jì)的時(shí)候一般都會(huì)遵守以上的規(guī)則進(jìn)行,但是為了能夠提高設(shè)計(jì)的正確性和準(zhǔn)確行必須對(duì)PCB進(jìn)行信號(hào)完整行仿真,通過仿真得到信號(hào)的串?dāng)_、延時(shí)、反射和眼圖波形,從而達(dá)到設(shè)計(jì)即正確的目標(biāo)。信 號(hào)完整性問題的仿真流程是先建立元器件的仿真模型,然后進(jìn)行前仿真確定布線過程的參數(shù)和約束條件,物理實(shí)現(xiàn)階段按照約束條件進(jìn)行設(shè)計(jì),最后進(jìn)行后仿真,驗(yàn) 證設(shè)計(jì)是否滿足設(shè)計(jì)要求。在整個(gè)流程中模型的精確性直接影響仿真的結(jié)果,而在前仿真和后仿真階段用到的仿真分析方法對(duì)于仿真結(jié)果同樣至關(guān)重要,而在本設(shè)計(jì) 中采用了精確度較高的spice模型。下面結(jié)合實(shí)際的項(xiàng)目來說明仿真在本設(shè)計(jì)的實(shí)施過程。
3.1. PCB疊層設(shè)置
由上面的分析知道,PCB板的疊層設(shè)置和信號(hào)的耦合以及阻抗計(jì)算都有著密切的關(guān)系,所以在開始PCB設(shè)計(jì)之前必須進(jìn)行疊層設(shè)計(jì),然后進(jìn)行信號(hào)的阻抗計(jì)算。在本設(shè)計(jì)中的疊層設(shè)計(jì)見下圖:
圖2:疊層設(shè)計(jì)
由于PCB密度較高,本設(shè)計(jì)采用10層板的疊層結(jié)構(gòu),經(jīng)過合理的安排疊層厚度,通過allegro計(jì)算,表面微帶和內(nèi)層帶狀線的差分線在線寬6㏕線間距6㏕時(shí),阻抗理論計(jì)算值分別為100.1和98.8Ω。符合阻抗控制要求。
3.2. 設(shè)置直流電壓值
這一步驟主要是為某些特定的網(wǎng)絡(luò)(一般是電源地等)指定其直流電壓值,確定DC電壓加在網(wǎng)絡(luò)上,執(zhí)行EMI仿真需要確定一個(gè)或多個(gè)電壓源管腳,這些電壓值包涵了模型在仿真過程中使用的參考電壓信息。
3.3. 器件設(shè)置
在allegro仿真的時(shí)候allegro會(huì)把器件分成三大類:IC、連接器和分立器件(電阻電容等),allegro會(huì)依據(jù)器件類型來給器件的管腳分配仿真屬性,分立器件和連接器的管腳屬性為UPSPEC,而IC的管腳屬性可以為IN、OUT和BI等。
3.4. 模型分配
在板級(jí)高速PCB仿真過程中主要用要的模型有器件模型和傳輸線模型。器件模型一般是由器件生產(chǎn)廠家提供的。在高速串行信號(hào)中,我們采用的是精度更高的SPICE模型來進(jìn)行仿真分析。傳輸線模型則是通過仿真軟件建模形成的。信號(hào)在傳輸時(shí),傳輸線會(huì)使得信號(hào)完整性問題突出,因此仿真軟件對(duì)傳輸線精確建模的能力直接影響仿真結(jié)果。
圖3:差分對(duì)線模型b:帶狀線 c: 微帶線
而 信號(hào)路徑和返回路徑所在的傳輸線不可能是理想的導(dǎo)體,因此它們都有有限的電阻,電阻的大小由傳輸線的長度和橫截面積決定。任何傳輸線都可以劃分為一系列串 接線段。同樣的在傳輸線之間的介質(zhì)也不可能是理想的絕緣體,漏電流總是存在的。實(shí)際的傳輸線模型由無數(shù)個(gè)短線段組成,短線段的長度趨于零。 關(guān)于傳輸線的模型是allegro自動(dòng)分配的。仿真的時(shí)候主要是分配器件模型。
3.5. SI檢查
SI Audit功能是用來檢查某一個(gè)特殊的網(wǎng)絡(luò)或者一群網(wǎng)絡(luò)是否能夠被提取出來進(jìn)行分析,一般就是設(shè)置我們需要關(guān)注的高速網(wǎng)絡(luò),本設(shè)計(jì)主要關(guān)注LVDS串行信號(hào)。
3.6.提取網(wǎng)絡(luò)拓?fù)?/div>
從PCB中提取待關(guān)注信號(hào)的拓?fù)浣Y(jié)構(gòu),一般包括驅(qū)動(dòng)端和接收端,以及傳輸線和相關(guān)的匹配電阻電容等,可以從拓?fù)浣Y(jié)構(gòu)中看出該網(wǎng)絡(luò)經(jīng)過那些路徑,那些會(huì)對(duì)信號(hào)的傳輸造成影響。本文僅以其中一個(gè)信號(hào)的網(wǎng)絡(luò)拓?fù)鋱D為例,如圖4所示:
圖4:差分對(duì)線的網(wǎng)絡(luò)拓?fù)?/div>
3.7. 查看波形
以上的相關(guān)步驟設(shè)置好以后就可以進(jìn)行仿真了,allegro可以進(jìn)行信號(hào)的反射仿真、串?dāng)_仿真,差分線還要進(jìn)行眼圖分析。當(dāng)然仿真也分前仿真和后仿真,在利用allegro進(jìn)行PCB設(shè)計(jì)的時(shí)候還需要結(jié)合仿真的結(jié)果實(shí)時(shí)的對(duì)設(shè)計(jì)進(jìn)行修改以達(dá)到符合要求的目的。由于仿真過程復(fù)雜,步驟繁瑣,在此不一一進(jìn)行描述, 差分對(duì)的布線有兩點(diǎn)要注意,一是兩條線的長度要盡量一樣長,等長是為了保證兩個(gè)差分信號(hào)時(shí)刻保持相反極性,減少共模分量。另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變,也就是要保持平行。平行的方式有兩種,一為兩條線走在同一走線層(side-by-side),一為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side 實(shí)現(xiàn)的方式較多。等距則主要是為了保證兩者差分阻抗一致,減少反射。對(duì)差分對(duì)的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫?。所謂適當(dāng)?shù)目拷且驗(yàn)檫@間距會(huì)影響到差分阻抗(differential impedance)的值, 此值是設(shè)計(jì)差分對(duì)的重要參數(shù)。需要平行也是因?yàn)橐3植罘肿杩沟囊恢滦?。若兩線忽遠(yuǎn)忽近, 差分阻抗就會(huì)不一致, 就會(huì)影響信號(hào)完整性(signal integrity)及時(shí)間延遲(timing delay)。從仿真的S參數(shù)曲線圖可以分析差分對(duì)的差分阻抗(differential impedance),以及信號(hào)完整性。下面給出本設(shè)計(jì)中的關(guān)鍵信號(hào)仿真波形以供加以說明。 從仿真圖例圖5看到,S11在0-3.0GHz 的頻域范圍內(nèi)其最劣化的指標(biāo)為:-16.770db以下 ,S22(粉紅色的曲線)也不劣于-17db。 這說明該差分對(duì)的差分阻抗(differential impedance)接近設(shè)計(jì)指標(biāo),信號(hào)完整性得到了保證。
圖5:差分對(duì)線仿真S參數(shù)曲線
圖6:差分對(duì)IN,OUT的HSPICE仿真圖
通過差分對(duì)IN,OUT的HSPICE仿真,圖6顯示的結(jié)果:差分對(duì)線的對(duì)稱良好。
結(jié)論 通過以上的仿真分析可知,在PCB的設(shè)計(jì)階段對(duì)于高速LVDS信號(hào)的各項(xiàng)要求都能達(dá)到,而經(jīng)過實(shí)際的PCB生產(chǎn)也證明了該設(shè)計(jì)的正確性,該產(chǎn)品運(yùn)行穩(wěn)定,完全能達(dá)到PCI-express高速數(shù)據(jù)傳輸?shù)囊?,可靠性高。?本文的分析可知,在高速串行信號(hào)的設(shè)計(jì)中,不僅考慮電路設(shè)計(jì),其板圖設(shè)計(jì)和仿真分析也同樣的重要,而且隨著信號(hào)的頻率越來越大,影響信號(hào)的延時(shí)、串?dāng)_、信 號(hào)完整性等的因素越來越復(fù)雜。同時(shí)控制這些因素的影響也越來越困難,工程師必須深入的分析布線設(shè)計(jì)、借助精確的模型、有效的仿真和科學(xué)的分析方法,才能給 復(fù)雜的高速設(shè)計(jì)以正確的指導(dǎo),減少修正周期確保設(shè)計(jì)成功。
特別推薦
- 兆易創(chuàng)新GD32F30x STL軟件測試庫獲得德國萊茵TüV IEC 61508功能安全認(rèn)證
- 芯科科技第三代無線開發(fā)平臺(tái)引領(lǐng)物聯(lián)網(wǎng)發(fā)展
- MSO 4B 示波器為工程師帶來更多臺(tái)式功率分析工具
- 艾為電子推出新一代高線性度GNSS低噪聲放大器——AW15745DNR
- 瑞薩發(fā)布四通道主站IC和傳感器信號(hào)調(diào)節(jié)器, 以推動(dòng)不斷增長的IO-Link市場
- e絡(luò)盟現(xiàn)貨供應(yīng) Abracon 新推出的 AOTA 系列微型鑄型電感器
- 加賀富儀艾電子推出支持Wi-Fi 6和藍(lán)牙的無線局域網(wǎng)/藍(lán)牙組合模塊
技術(shù)文章更多>>
- 一文掌握UV LED在空凈消殺領(lǐng)域的主要應(yīng)用
- 【“源”察秋毫系列】 Keithley在碳納米管森林涂層纖維復(fù)合材料的應(yīng)用
- 數(shù)字驅(qū)動(dòng)工業(yè),智能賦能制造 AMTS & AHTE SOUTH CHINA 2024同期會(huì)議全公開!
- 團(tuán)體觀展招募!104CEF開啟組團(tuán)觀眾通道,解鎖更多禮遇
- 觸摸式OLED顯示屏有望重新定義汽車用戶界面
技術(shù)白皮書下載更多>>
- 車規(guī)與基于V2X的車輛協(xié)同主動(dòng)避撞技術(shù)展望
- 數(shù)字隔離助力新能源汽車安全隔離的新挑戰(zhàn)
- 汽車模塊拋負(fù)載的解決方案
- 車用連接器的安全創(chuàng)新應(yīng)用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門搜索
電阻觸控屏
電阻器
電阻作用
調(diào)速開關(guān)
調(diào)諧器
鼎智
動(dòng)力電池
動(dòng)力控制
獨(dú)石電容
端子機(jī)
斷路器
斷路器型號(hào)
多層PCB
多諧振蕩器
扼流線圈
耳機(jī)
二極管
二極管符號(hào)
發(fā)光二極管
防靜電產(chǎn)品
防雷
防水連接器
仿真工具
放大器
分立器件
分頻器
風(fēng)力渦輪機(jī)
風(fēng)能
風(fēng)扇
風(fēng)速風(fēng)向儀