ESD 基礎

ESD事件是兩個具有不同靜電電位的物體經由接觸或者電離空氣放電或火花放電而進行能量轉移而引起。材料類型、接觸面積、分離速度、相對濕度和其它因素均影響了摩擦充電生成的電荷量。一旦電荷在材料上生成，便成為“靜電”電荷，該電荷可從材料上轉移，導致ESD事件。

靜電的主要來源大多是絕緣裝置，通常是合成材料(比如乙烯基或塑料工作表面、絕緣鞋、經涂層整理的木椅子、膠帶、泡沫包裝和帶有未接地針腳的烙鐵)。

圖1所示為典型的ESD特性曲線，為了模擬接觸放電事件，ESD生成器施加一個ESD脈沖到測試設備上。這項測試的特性是短上升時間和低于100ns的短脈沖持續(xù)時間，表明這是低能量靜態(tài)脈沖。由于這些來源的靜電并非早已分布在其表面或者傳導到其它對象，因此有可能產生極高水平的電壓。


最常見的ESD來源包括：

●帶電的人體 – 人體可能由于行走或其它動作而帶電，如果來自人體的放電是經由一個金屬物件如工具，那么造成的ESD損壞便會特別嚴重。

●拖過地毯的電纜 – 如果一個帶電的電纜插入一個具有任何電荷來源的傳導觸點，便可能生成一個ESD瞬態(tài)。

●搬運聚乙烯袋 –當一個電子設備滑動進入或離開包或管道，便可能生成靜電電荷，這是因為設備的外殼和/或金屬引線與容器的表面發(fā)生了多次接觸和分離。

ESD事件與電子設備運作的環(huán)境有關，瞬態(tài)環(huán)境變化很大，汽車系統(tǒng)、機載或艦載設備、太空系統(tǒng)、工業(yè)設備或消費產品之間的差異很大。

頻繁地使用移動設備，使得用戶很可能在連接或斷開電纜期間接觸I/O連接器針腳。在正常運作條件下，觸摸暴露的端口或接口可能導致超過30 kV的放電電壓。

小尺寸半導體器件可能因過多的電壓、高電流水平或二者的結合而損壞，高電壓水平可能引起柵極氧化層擊穿，而過多的電流可能引起結點故障和金屬化跡線熔化。
[page]
用于高速I/O接口的ESD保護

隨著 IC制造商已經實現(xiàn)更高頻率的 I/O互連，他們繼續(xù)減小晶體管、互連產品，以及器件中二氧化硅(SiO2)絕緣層的最小尺寸，這導致在較低能量水平上發(fā)生擊穿損壞的可能性越來越大，而且使得ESD保護成為一個主要的設計考慮事項。

根據(jù)IEC61000-4-2國際標準，大多數(shù)電子設備必需滿足最小8 kV接觸放電電壓或15 kV空氣放電電壓要求，然而，許多半導體器件不可耐受這種電氣應力水平，有可能永久損壞。為了提高它們的可靠性，必需在系統(tǒng)中設計采用附加的芯片外保護電路。

用于高速I/O接口的ESD保護設計有兩個主要的考慮因素：

● 用于高速I/O接口的ESD保護電路必需足夠穩(wěn)健，要能夠有效地保護內部電路的薄柵極氧化層避免ESD應力的損壞

● 必需最大限度地減小可引起電路性能高速退化的ESD保護器件寄生效應

業(yè)界朝分立元件小型化的趨勢方興未艾，常常給設計人員帶來困難，耗時的工程樣品構建和返工難題，以及制造工藝控制問題。

ChipSESD保護器件

TE Connectivity的ChipSESD器件可以滿足高速I/O應用的必備要求，還有助于緩減組件和制造難題。如圖2所示，ChipSESD器件可以用于將可能有害的電荷轉換離開敏感電路，并且?guī)椭Ｗo系統(tǒng)避免故障。


ChipSESD器件結合了有源硅器件和傳統(tǒng)的表面安裝技術(SMT)無源封裝配置的優(yōu)勢，與傳統(tǒng)的半導體封裝ESD器件相比，它們可以更方便地安裝和返工。

ChipSESD 器件在8x20μs浪涌下具有2A浪涌額定電流和10kV額定接觸放電電壓。該器件的低泄漏電流(最大值1.0μA)可以減少功耗，而且快速響應時間(<1ns)可以幫助設備通過IEC61000-4-2的 level 4測試。ChipSESD 器件具有4.0pF (0201封裝) 和4.5pF (0402 封裝) 輸入電容，適用于廣泛的移動設備應用。

除了小外形尺寸(0201和0402尺寸)，ChipSESD器件的雙向運作亦便于貼裝在印刷電路板上，而沒有方向限制，并且可以省去極性檢測。無源封裝允許器件安裝在PCB上之后進行簡便的焊接檢測，有別于在器件底部使用焊盤的傳統(tǒng)ESD二極管封裝。

結語

從工廠車間至用戶家中，電子設備隨時隨地都可能會遭受靜電損壞。ESD瞬態(tài)現(xiàn)象可能破壞設備的運作，或者導致潛在的損壞。小外形尺寸的低電容 ChipESD 器件為這些問題提供了簡單的高成本效益解決方案。

相關閱讀：

問題盤點：智能手機EMI測試中ESD靜電放電
切勿紙上談兵！實踐操作ESD/EMI保護設計
網友分享：精準設計CMOS電路中ESD保護的“不二法門”