【導(dǎo)讀】汽車是近兩年被高頻提及的產(chǎn)業(yè)，2022年至2029年，預(yù)計電動汽車（EV）占比將增長近一倍，同時L2級別及以上的自動駕駛汽車占比也在逐漸增加。中國則處于“彎道超車”的市場地位，到去年為止，電動汽車占比已經(jīng)超過了一半。
汽車是近兩年被高頻提及的產(chǎn)業(yè)，2022年至2029年，預(yù)計電動汽車（EV）占比將增長近一倍，同時L2級別及以上的自動駕駛汽車占比也在逐漸增加。中國則處于“彎道超車”的市場地位，到去年為止，電動汽車占比已經(jīng)超過了一半。
對汽車來說，電動汽車的功率轉(zhuǎn)換需要大功率分立半導(dǎo)體，電池管理IC負(fù)責(zé)電池平衡和監(jiān)控，ADAS（以及最終的無人駕駛）需要RF、激光雷達(dá)、超聲波和圖像傳感器以及高端處理能力，MCU/SoC則負(fù)責(zé)控制車內(nèi)功能，在車輛安全方面發(fā)揮著關(guān)鍵作用。
這將不斷驅(qū)動半導(dǎo)體在汽車中的數(shù)量和金額占比增加。據(jù)測算，2023年芯片在整車中的占比在800～1000美元，5年后可能會達(dá)到1500美元。反觀過去一年半導(dǎo)體產(chǎn)業(yè)發(fā)展，消費(fèi)類產(chǎn)品相對疲軟，且到現(xiàn)在仍未有明顯復(fù)蘇跡象，因此汽車會是過去一年芯片產(chǎn)業(yè)最大驅(qū)動力之一。
增長之下，滿是挑戰(zhàn)。汽車產(chǎn)品的質(zhì)量與人的生命財產(chǎn)安全有著直接的關(guān)系，一旦出現(xiàn)問題，可能會帶來毀滅性的打擊。因此，車規(guī)級產(chǎn)品對整體質(zhì)量的把控相對更為嚴(yán)格，加之ADAS級別提升，芯片測試的復(fù)雜程度也呈指數(shù)級增長。
此外，對汽車芯片來說，越早能夠發(fā)現(xiàn)問題，就越能將成本前移，從而獲得更好的市場競爭力。泰瑞達(dá)（Teradyne）作為自動測試設(shè)備行業(yè)（ATE）關(guān)鍵領(lǐng)導(dǎo)者，最近分享了先進(jìn)節(jié)點(diǎn)下，汽車芯片所面臨的挑戰(zhàn)與良策，同時分享了如何助力國產(chǎn)芯片解決測試難題。
策略、流程、工具，實(shí)現(xiàn)零質(zhì)量缺陷的三大要點(diǎn)
“無論是AEC-Q100還是ISO26262，其本質(zhì)目標(biāo)都是零質(zhì)量缺陷（0 DPPM，即每百萬分之零的缺陷），要完成零缺陷，任何一個環(huán)節(jié)都不能掉鏈子，因?yàn)榄h(huán)節(jié)太多，哪怕任一環(huán)節(jié)出現(xiàn)千分之一、萬分之一的問題，疊加起來都會是非常大的質(zhì)量缺陷。”泰瑞達(dá)中國區(qū)總經(jīng)理Felix Huang這樣解釋道。
對泰瑞達(dá)來說，零缺陷是永遠(yuǎn)的目標(biāo)，目前國內(nèi)頂尖的ADAS公司已在泰瑞達(dá)平臺上做到10 DPPM，但同時也付出了很高的成本。正常來說，一顆芯片測試成本占芯片售價5%～10%，最多不超過15%，而該公司的產(chǎn)品則接近30%，超過大芯片封裝的成本。
因此，想要更好地實(shí)現(xiàn)零質(zhì)量缺陷的目標(biāo)，有三個關(guān)鍵點(diǎn)。一是策略，關(guān)鍵點(diǎn)是在設(shè)計階段就考慮到如何做好測試；二是流程，關(guān)鍵點(diǎn)做好協(xié)作和自動化；三是工具，關(guān)鍵點(diǎn)是實(shí)時、預(yù)測和智能。
1. 策略：用靈活的測試方案實(shí)現(xiàn)成本優(yōu)化
首先，在測試策略方面，在芯片設(shè)計開始時，就要考慮到如何達(dá)到零質(zhì)量缺陷的效果，這需要在初期考慮測試方案的設(shè)計和策略，以平衡成本。
雖然用在汽車中的芯片都叫車規(guī)芯片，但其實(shí)每種芯片要求標(biāo)準(zhǔn)和成本不同。實(shí)際上，質(zhì)量與成本相關(guān)聯(lián)，質(zhì)量等級越高，失效成本就會降低，但相應(yīng)的就要做一些預(yù)防性的提前檢測，從而拉高前期成本。此外，因質(zhì)量問題而帶來的客退、測試成本等顯性成本之外，庫存成本、運(yùn)輸成本、人員變動成本等隱性成本的影響要比顯性成本大得多。
最終，整體成本會呈現(xiàn)“浴盆曲線”，其最低點(diǎn)就是兩種成本的交界點(diǎn)，不同芯片的權(quán)衡都有所不同。比如說，自動駕駛芯片與汽車行駛直接相關(guān)，一旦出問題，就是人員安全問題，所以要求質(zhì)量等級更高。再比如，座艙芯片可以通過后裝市場來增級，質(zhì)量要求也沒有那么高。
芯片測試主要分為Wafer Sort（WS，晶圓測試）、Partial Assembly（PA，部分封裝）、Final Test（FT，成品測試）、System Level Test（SLT，系統(tǒng)級測試）四個階段，當(dāng)然晶圓測試、成品測試完成后并不代表結(jié)束，測試是貫穿汽車電子全產(chǎn)業(yè)鏈的重要環(huán)節(jié)。
對芯片來說，如果很多問題在晶圓測試階段就能檢測出來，到了成品測試時就不需要再去檢測，這種測試前移和后移就指的就是“FLEX Test”。
對汽車芯片來說，一顆芯片售價中，測試成本始終與封裝、工藝成本相比占比較小，發(fā)現(xiàn)問題越早，就能把測試項(xiàng)從最終測試前置，省掉封裝成本?！耙虼?，從成本角度來說，能不能前移多一點(diǎn)，這就要求機(jī)臺本身有非常好的穩(wěn)定性和可重復(fù)性，同時測試能力和覆蓋率能夠達(dá)到這樣的要求，才有可能實(shí)現(xiàn)FLEX Test。”Felix Huang如是說。
當(dāng)然，測試本身也沒有那么簡單，整個流程需要不斷測量和分析數(shù)據(jù)才能知道哪些項(xiàng)目能夠前移，F(xiàn)LEX Test背后擁有不同的邏輯，從來沒有固定的答案，必須考慮哪個階段測量什么測試項(xiàng)才能形成最優(yōu)解，針對不同公司、不同芯片做不同分析。
但實(shí)際，多數(shù)情況IC設(shè)計人員與ATE測試人員隔行如隔山，溝通過程或許存在不可避免的代溝。泰瑞達(dá)的專用軟件工具PortBridge就是解決這種問題，為雙方搭建起溝通橋梁，一面是測試機(jī)，另一面是EDA工具；IC設(shè)計人員操作EDA工具，即可直接控制測試機(jī)進(jìn)行晶圓測試或者成品測試，根據(jù)結(jié)果實(shí)時在線調(diào)優(yōu)，同時也可以藉由PortBridge工具通過ATE直接訪問每個IP并進(jìn)行調(diào)試，加速IP與整個芯片融合。
2. 流程：用自動化、智能化的工具減少人為問題
從1995年到2020年，芯片功能愈加復(fù)雜，測試程序復(fù)雜度隨之增大，早期一顆SoC芯片可能擁有200個測試項(xiàng)，代碼量約一兩千行，一個或幾個測試工程師就能完成測試工作。而現(xiàn)在則至少擁有2萬行代碼，代碼量達(dá)到幾個到幾十個Giga的水平，開發(fā)測試程序基本都是由團(tuán)隊協(xié)作開發(fā)，最后整合調(diào)試。
因此，在這樣的進(jìn)化過程中，為了減少開開發(fā)周期，加速產(chǎn)品上市，就需要整個流程擁有自動化、智能化的工具，減少因?yàn)槿藶橐蛩貛淼膯栴}。
泰瑞達(dá)則有不同的軟件支持，其中IG-XL軟件則是ATE行業(yè)中口碑最好的開發(fā)軟件之一，該軟件兼具實(shí)用性、易用性和穩(wěn)定性。
基于IG-XL軟件，泰瑞達(dá)還擁有一款輔助工具Oasis，可以幫助檢測開發(fā)代碼質(zhì)量，比如在Offline階段運(yùn)行Oasis工具，可以自動檢測不同工程師的代碼有沒有寫錯，有沒有冗余。
多人開發(fā)方面，泰瑞達(dá)內(nèi)部擁有全流程管理系統(tǒng)DevOps（Development Operation），該系統(tǒng)自2020年開始引入，這是一個完全自動化的系統(tǒng)，比如說，工程師開始開發(fā)一個測試程序時，從Offline階段就會自動調(diào)用Oasis中的Offline檢測工具，生成報告，將問題發(fā)到相關(guān)工程師郵箱，直到把報告中問題全部修復(fù)以后，才會進(jìn)入到下一個階段。
3. 工具：實(shí)時、可預(yù)測、智能的分析
對測試整個流程來說，流動在其中的“血液”便是數(shù)據(jù)，不同工藝中，不同的控制按鈕、不同的變量和不同的參數(shù)都會流向ATE測試機(jī)，除了標(biāo)準(zhǔn)數(shù)據(jù)（一般來說有兩種格式STDF和TEMS），F(xiàn)ab可以根據(jù)實(shí)際反饋的數(shù)據(jù)，來調(diào)整工藝參數(shù)，優(yōu)化工藝流程。
歸根結(jié)底，零質(zhì)量缺陷的支撐點(diǎn)就是海量數(shù)據(jù)，要想讓這些數(shù)據(jù)真正產(chǎn)生作用，就要做到實(shí)時性、可預(yù)測性、智能性的分析。尤其對車規(guī)芯片來說，數(shù)據(jù)則更為重要。
泰瑞達(dá)的UltraEDGE便是配套的服務(wù)器，它內(nèi)部既包含自建的FDE（故障檢測引擎，F(xiàn)ault Detect Engine）工具，也可安裝第三方數(shù)據(jù)分析軟件，如OptimalPlus、PDF數(shù)據(jù)管理軟件，在其中進(jìn)行加密和機(jī)器學(xué)習(xí)，對抓到的原始數(shù)據(jù)進(jìn)行分析，把潛在缺陷反饋給Foundry，最終提升良率，降低成本。
FDE是泰瑞達(dá)已經(jīng)推出的一款大數(shù)據(jù)分析軟件，它可以將前面測試結(jié)果進(jìn)行統(tǒng)計分析，并比較原有測試結(jié)果。早期，它采用的是Static PAT（SPAT），現(xiàn)在車規(guī)更多采用的是Dynamic PAT（DPAT），即動態(tài)分析。
值得一提的是，泰瑞達(dá)在3年前就成立了專門的研究團(tuán)隊，研究AI怎樣加速測試結(jié)果分析，同時在Ultra EDGE Server、FD Engine、Oasis輔助工具中都使用了AI技術(shù)。
解決車規(guī)芯片的測試難題
如今芯片密度在跟隨摩爾定律不斷膨脹，極速的制程演進(jìn)也會為汽車芯片測試帶來更多挑戰(zhàn)。根據(jù)泰瑞達(dá)亞太區(qū)銷售副總裁Richard Hsieh的分享，過去半導(dǎo)體測試設(shè)備發(fā)展，可以分為三個階段。
1990年~2000年，是功能時代，制程工藝集中在0.8μm~0.13μm，芯片搭載功能越來越多，傳統(tǒng)測試平臺逐漸被淘汰；2000年~2015年，是效率時代，隨著工藝從0.13μm發(fā)展到14nm，并行測試需求擴(kuò)大，4工位、8工位測試成為標(biāo)配；2015年至今，是新興時代，制程工藝步入3nm，此時單純的芯片測試只是基礎(chǔ)性功能，trim（微調(diào)）等更多復(fù)雜性功能成為標(biāo)配，這些功能可以有效減少設(shè)計時間、提高產(chǎn)品良率。
現(xiàn)在，行業(yè)正向1nm演進(jìn)，也在探索如何在CMOS的制程里制造出數(shù)字或“數(shù)字+混合信號+RF”，相對應(yīng)的，也向測試端提出更快的測試速度、更低的測試成本和更快的上市時間等要求。
“測試產(chǎn)業(yè)是一個重資本投資的產(chǎn)業(yè)，怎樣在投資上獲得很好的回報是關(guān)鍵問題?！盧ichard Hsieh表示，多數(shù)人在做資本采購時，都會算固定折舊，當(dāng)直接成本被折舊抵消，其中大部分就是間接成本。所以對機(jī)臺來說，怎樣設(shè)計讓它能夠提高它的產(chǎn)品生命周期，以及利用率都是重要的課題。
泰瑞達(dá)針對汽車電子市場進(jìn)行了多元化布局。公司旗下的J750、UltraFLEX、EAGLE等產(chǎn)品可以幫助客戶降低工程成本，提升系統(tǒng)魯棒性，同時用更少的測試單元提供更高產(chǎn)出，并加大良率把控，為客戶提供質(zhì)量保障和成本有優(yōu)勢。
泰瑞達(dá)從1990年到2025年都推出了不同的平臺，令人驚喜的是，一些客戶現(xiàn)在都還在用在90年代推出的機(jī)臺，尤其1995年推出的J750，現(xiàn)在還有很多客戶都在使用量產(chǎn)。
當(dāng)然，這也并非說明J750一成不變，20年以來，它已經(jīng)經(jīng)過了三代升級，每一代板卡密度都在翻番，與此同時，電源模塊也在不斷跟進(jìn)，隨著需求不同增長，升級速度也開始逐漸縮短。為什么J750如此經(jīng)久耐用，實(shí)際上，它自推出設(shè)計指標(biāo)覆蓋就非常廣泛，穩(wěn)定性指標(biāo)MTBF（Mean Time Between Failure）也非常好，可以做到運(yùn)行一年一塊板卡也不壞。按照利用率來推算時間，可以達(dá)到8760個小時。
UltraFLEXplus平臺于2019年推出，其設(shè)計生命周期是20年，中間小版本升級是5年，當(dāng)然其大框架方向是不變的，泰瑞達(dá)在設(shè)計平臺之初，就按照一個開放、可升級、可進(jìn)化的框架進(jìn)行。
對于測試來說，實(shí)質(zhì)上無論車載芯片、工業(yè)芯片，對于測試機(jī)供應(yīng)商的廠商來說，測試本質(zhì)并沒有發(fā)生變化，那么車規(guī)芯片測試究竟有有什么不同？
Felix Huang表示，對泰瑞達(dá)來說，車規(guī)芯片和工業(yè)芯片測試設(shè)備都類似，唯一不一樣是后面的數(shù)據(jù)處理，比如UltraEDGE、FD Engine統(tǒng)計分析，芯片測試要求提高了，不只是看性能規(guī)格測試，而是要看它的統(tǒng)計分布、每個晶圓上的物理分布、最低良率要求、每個溫度下的要求，這些都需要大數(shù)據(jù)分析進(jìn)行支持。
目前為止，泰瑞達(dá)已經(jīng)利用FD Engine幫助國內(nèi)幾家國產(chǎn)芯片設(shè)計公司，包括細(xì)分領(lǐng)域龍頭，實(shí)時監(jiān)控測試過程變化。泰瑞達(dá)已扎根中國20多年，未來，除了持續(xù)在國內(nèi)大方向上發(fā)展，汽車也是重要方向。
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
可穿戴溫度傳感器應(yīng)用的剛?cè)峤Y(jié)合電路設(shè)計考慮因素
國際電子電路（深圳）展覽會HKPCA Show下周三開幕，會議大咖云集，精彩議題搶先揭曉
