【導(dǎo)讀】智能系統(tǒng)連接解決方案的先驅(qū)Astera Labs今日宣布其專為PCI Express® (PCIe®) 4.0架構(gòu)設(shè)計的Aries Smart Retimer (PT4161L) 已投入量產(chǎn)，而專為PCIe 5.0架構(gòu)設(shè)計的Aries Smart Retimer (PT5161L) 正積極與戰(zhàn)略合作伙伴及客戶進行樣片驗證。
Astera Labs首席執(zhí)行官Jitendra Mohan表示：“PT4161L x16 PCIe 4.0 Smart Retimer進入量產(chǎn)，再加上管腳兼容的PT5161L x16 PCIe 5.0 Smart Retimer正積極進行樣片驗證，對業(yè)界而言是一個重要的里程碑，為廣泛部署PCIe解決方案掃除了障礙。除了產(chǎn)品之外，我們還推出Cloud-Scale Interop Lab服務(wù)，為客戶提供必要的測試基礎(chǔ)架構(gòu)，以確保其PCIe 4.0和PCIe 5.0的系統(tǒng)設(shè)計在互操作性及可靠性無縫銜接。”
Aries Smart Retimer是業(yè)界第一個管腳兼容的PCIe 4.0和5.0 Retimer升級解決方案，已在多個云和服務(wù)器OEM間成功部署，并與頂尖的CPU、GPU和終端設(shè)備廠商進行互操作性測試。有關(guān)產(chǎn)品和采購的詳細信息，請參閱 www.asteralabs.com/products-services/。
合作伙伴的話
云達科技 (Quanta Cloud Technology, QCT) 總經(jīng)理楊麒令表示：“QCT了解到更高帶寬、更低延遲的PCIe 5.0和PCIe 4.0互連，對于需要執(zhí)行特定工作負載 (如人工智能和機器學(xué)習(xí)) 的云優(yōu)化解決方案至關(guān)重要。QCT正引領(lǐng)解決新一代數(shù)據(jù)中心設(shè)計和運營挑戰(zhàn)的方法，我們很高興與Astera Labs合作開發(fā)專用的PCIe Smart Retimer解決方案。”
TSMC北美業(yè)務(wù)管理部資深副總裁Bradford Paulsen表示：“我們很高興與Astera Labs合作，使用我們領(lǐng)先業(yè)界的制造技術(shù)將Aries Smart Retimer推向市場。我們期待快速滿足廣大客戶對其云優(yōu)化連接解決方案的需求。”
Intel技術(shù)與生態(tài)系統(tǒng)部門總監(jiān)Michael Hall表示：“PCIe 5.0技術(shù)對新一代設(shè)備互連與加速異構(gòu)運算架構(gòu)至關(guān)重要。例如Astera Labs推出Aries Smart Retimer這樣可與Intel平臺無縫相互操作的企業(yè)級PCIe 4.0和5.0 Retimer解決方案，有助于在整個生態(tài)系統(tǒng)中實現(xiàn)高性能標(biāo)準(zhǔn)的PCIe 5.0互連。”
PCI-SIG董事長兼總裁Al Yanes表示：“作為PCI-SIG®成員，Astera Labs以其PCIe Retimer技術(shù)的專業(yè)知識，為我們技術(shù)規(guī)范的發(fā)展做出了貢獻。很高興看到Aries Smart Retimer可以廣泛提供系統(tǒng)開發(fā)人員使用，這將促成PCIe 4.0技術(shù)和PCIe 5.0技術(shù)生態(tài)系統(tǒng)的快速擴展。”
Astera Labs與生態(tài)系統(tǒng)合作伙伴發(fā)表全新Cloud-Scale Interop Lab服務(wù)
Astera Labs與生態(tài)合作伙伴持續(xù)合作并推出Cloud-Scale Interop Lab服務(wù)，因此客戶可安心設(shè)計、縮短開發(fā)時間，并信賴Aries Smart Retimer的集成將是無縫且快捷。
Cloud-Scale Interop Lab資源：
合作伙伴的話
Samsung Electronics NAND內(nèi)存規(guī)劃部門副總裁Hangu Sohn表示：“Samsung正通過其PCIe 4.0 PM1733和PM1735 SSD解決方案來推升存儲性能極限，這些解決方案提供頂尖的內(nèi)存功能，以解決當(dāng)今企業(yè)的數(shù)據(jù)需求。Astera Labs的Cloud-Scale Interop Lab可協(xié)助確保與最新PCIe 4.0系統(tǒng)的無縫互操作性，并確認(rèn)形成的連接可因應(yīng)企業(yè)運作的嚴(yán)苛要求。”
Western Digital研究部門副總裁Richard New表示：“PCIe 4.0技術(shù)可協(xié)助消除新一代數(shù)據(jù)中心應(yīng)用與使用案例的存儲性能瓶頸，同時我們很高興參與Astera Labs的Cloud-Scale Interop Lab計劃，為PCIe 4.0系統(tǒng)設(shè)計人員提供Aries Smart Retimer支持。”
關(guān)于Astera Labs
Astera Labs Inc.為總部位于美國加州硅谷中心的無晶圓廠半導(dǎo)體公司，也是針對數(shù)據(jù)中心系統(tǒng)提供專用連接解決方案的領(lǐng)導(dǎo)廠商。該公司的產(chǎn)品組合包括系統(tǒng)感知半導(dǎo)體集成電路、電路板及服務(wù)，以實現(xiàn)強大的PCIe技術(shù)連接功能。通過與頂尖的處理器廠商、云服務(wù)供貨商、經(jīng)驗豐富的投資者及世界級制造公司合作，Astera Labs持續(xù)協(xié)助客戶消除運算密集型工作負載的性能瓶頸。有關(guān)包括工作機會等更多的Astera Labs信息，請參閱 www.AsteraLabs.com。
關(guān)于PCI-SIG
PCI-SIG為擁有并管理開放產(chǎn)業(yè)標(biāo)準(zhǔn)PCI規(guī)格的聯(lián)盟。該組織根據(jù)其成員需求，定義產(chǎn)業(yè)標(biāo)準(zhǔn)I/O (input/output) 規(guī)格。目前，PCI-SIG由超過830個領(lǐng)先業(yè)界的成員企業(yè)組成。若要加入PCI-SIG或取得董事會名單，請參閱 www.pcisig.com。
推薦閱讀：
