【導(dǎo)讀】在尋找EMC相關(guān)資料時發(fā)現(xiàn)某國外emc大神寫的關(guān)于ESD的測試報告，該報告對pcb layout非常有參考價值，從實際測試出發(fā)，由表象反應(yīng)理論，因此將該英文測試報告翻譯并提煉出來呈現(xiàn)給大家，希望此文章對各位硬件工程師有所幫助。
在普通的雙面板子上，焊有兩條導(dǎo)電測試路徑（如圖1），導(dǎo)線A，線路連續(xù)，且正下方貼有30cm銅箔。導(dǎo)線B，有1/3段線路走底層，且正下方貼的銅箔不連續(xù)。
圖1
測試板右端為3kv ESD靜電施加放電點（端接47ohm負(fù)載阻抗），左端SMA接口與示波器連接,測試布置如圖2。
圖2
測試結(jié)果如圖3，圖4。
圖3
圖4
從圖3和圖4能看出，導(dǎo)線A在負(fù)載端接收到的ESD雜訊振幅，比導(dǎo)線B接收到的小很多。
繼續(xù)做另一個實驗，同樣是兩條導(dǎo)線，導(dǎo)線C線路連續(xù)且下方鋪設(shè)銅箔，但在線路下方用刀割出一道劃痕（“地”被割開），導(dǎo)線D線路連續(xù)，且下方鋪設(shè)銅箔完整。測試布置如圖5。
圖5
相同的測試布置，對兩條導(dǎo)線施加3KV ESD電壓。測試結(jié)果如下圖（圖6，圖7）。
圖6
圖7
從圖6和圖7看出，地不連續(xù)的路徑，其ESD所產(chǎn)生的噪聲會引發(fā)更嚴(yán)重的效應(yīng)。
總結(jié)
當(dāng)系統(tǒng)信號線遭受到ESD噪聲干擾時，必然會產(chǎn)生干擾信號的回流路徑，大部分情況此回流路徑會走低阻抗的參考地，且緊貼著信號線回到源端（最小環(huán)路面積）。當(dāng)?shù)乇桓糸_后，原ESD噪聲的回流路阻抗增大，為了繞開割地凹槽，回流路徑將會改變，回流面積也會增大，根據(jù)天線效應(yīng)，此時ESD回路上感應(yīng)到的噪聲也會相應(yīng)的增加，因此大部分情況下PCB割地將會導(dǎo)致ESD測試的惡化。
